PCI Express中的2.5Gbps时钟数据恢复电路的设计与实现
发布时间：2020-12-31 09:47
I/O带宽的需求驱动着传统的并行总线向高速串行总线的过渡,作为高速串行总线的典型应用,对PCI Express的研究正在不断发展。与锁相环相比,时钟数据恢复电路(Clock Data Recovery,CDR)的输入为高速随机数据,并且全部电路都工作于高速状态,使得时钟数据恢复电路的设计变得非常复杂;同时,时钟数据恢复电路也是PCI Express中最关键的部分,其带宽直接决定了整个系统的性能。本文对PCI Express的体系结构、CDR的小信号特性以及瞬态特性、CDR的相关理论和设计技术进行了深入的研究。在理论分析的基础上,设计并实现了一款面向PCI Express应用的数据速率为2.5Gbps的时钟数据恢复电路。本文的创新之处和研究成果主要包括:1.采用全定制设计方法实现了一款面向PCI Express应用的数据速率为2.5Gbps的时钟数据恢复电路,版图数据的Hspice模拟结果表明,该设计功能正确,能够很好地满足PCI Express协议对时钟数据恢复的要求。2.针对传统电荷泵电路的缺点,设计了一款改进型的电荷泵电路,较好地解决了传统电荷泵电路中存在的电流过冲问题。3.优化设...
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：83 页
【学位级别】：硕士
【部分图文】：
PCIExpress分层体系结构
的请求和完成分别由请求报文和完成报文各自独立实务相关联，每一个事务层数据包都有唯一的标识号，者。议提供基于虚通道（virtual channel）的服务质量（QoS和传统的 PCI 中断（INTA#、INTB#、INTC#和 INTD#2.4 PCI Express 的 PIPE 接口可知，PCI Express 协议栈按功能分为物理层、数据链层有不同的实现方式，同时有许多厂家都在进行基于 现不同厂家之间产品的互通互用，降低整个产品的成组合，提出了与 PCI Express 协议的分层结构不完全一ace for the PCI Express Architecture[26]。Intel 对 PCI Ex
第 10 页图 2.4 PCI Express core 在系统中的位置PCI Express 核往上与处理器的代理即图 2.4 中的前端系统总线进行信息的交换，向下将信息以物理编码的形式通过物理链路进行传输。另外，为了实现与 PCI 及 PCI-X 的软件兼容，PCI Express 保留了 PCI 配置空间，同时 PCI Express 将原有的 256B 大小的功能配置空间扩展为 4KB 大小的功能配置空间。这些配置空间的使用及其与各功能层的交互就成为一个相对独立的功能模块。同时为了与 PIPE 接口兼容，已经将逻辑物理子层从 PHY 中分离出来，但是逻辑物理子层本身的功能并不复杂，若将其作为单独的一个功能模块会增加内部信号的数量，因此将逻辑物理子层与数据链路层组合在一起作为一个功能模块。基于上述功能划分的标准
【参考文献】：
期刊论文
[1]10Gb/sCMOS时钟和数据恢复电路的设计[J]. 陈莹梅,王志功,赵海兵,章丽,熊明珍. 固体电子学研究与进展. 2005(04)
[2]2.5Gb/s单片时钟恢复数据判决与1∶4分接集成电路的设计(英文)[J]. 陈莹梅,王志功,熊明珍,章丽. 半导体学报. 2005(08)
[3]2.5Gb/s0.35μmCMOS时钟恢复芯片[J]. 盛志伟,王志功,王欢,冯军. 现代电子技术. 2004(05)
[4]10 Gb/s 0.18μm CMOS时钟恢复芯片[J]. 袁晟,冯军,王骏峰,王志功. 电子器件. 2003(04)
[5]新型计算机总线技术PCI Express[J]. 张如花. 高性能计算技术. 2003 (04)
博士论文
[1]高速低噪声锁相时钟恢复电路研究[D]. 王涛.复旦大学 2004
本文编号：2949403
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：83 页
【学位级别】：硕士
【部分图文】：
PCIExpress分层体系结构
的请求和完成分别由请求报文和完成报文各自独立实务相关联，每一个事务层数据包都有唯一的标识号，者。议提供基于虚通道（virtual channel）的服务质量（QoS和传统的 PCI 中断（INTA#、INTB#、INTC#和 INTD#2.4 PCI Express 的 PIPE 接口可知，PCI Express 协议栈按功能分为物理层、数据链层有不同的实现方式，同时有许多厂家都在进行基于 现不同厂家之间产品的互通互用，降低整个产品的成组合，提出了与 PCI Express 协议的分层结构不完全一ace for the PCI Express Architecture[26]。Intel 对 PCI Ex
第 10 页图 2.4 PCI Express core 在系统中的位置PCI Express 核往上与处理器的代理即图 2.4 中的前端系统总线进行信息的交换，向下将信息以物理编码的形式通过物理链路进行传输。另外，为了实现与 PCI 及 PCI-X 的软件兼容，PCI Express 保留了 PCI 配置空间，同时 PCI Express 将原有的 256B 大小的功能配置空间扩展为 4KB 大小的功能配置空间。这些配置空间的使用及其与各功能层的交互就成为一个相对独立的功能模块。同时为了与 PIPE 接口兼容，已经将逻辑物理子层从 PHY 中分离出来，但是逻辑物理子层本身的功能并不复杂，若将其作为单独的一个功能模块会增加内部信号的数量，因此将逻辑物理子层与数据链路层组合在一起作为一个功能模块。基于上述功能划分的标准
【参考文献】：
期刊论文
[1]10Gb/sCMOS时钟和数据恢复电路的设计[J]. 陈莹梅,王志功,赵海兵,章丽,熊明珍. 固体电子学研究与进展. 2005(04)
[2]2.5Gb/s单片时钟恢复数据判决与1∶4分接集成电路的设计(英文)[J]. 陈莹梅,王志功,熊明珍,章丽. 半导体学报. 2005(08)
[3]2.5Gb/s0.35μmCMOS时钟恢复芯片[J]. 盛志伟,王志功,王欢,冯军. 现代电子技术. 2004(05)
[4]10 Gb/s 0.18μm CMOS时钟恢复芯片[J]. 袁晟,冯军,王骏峰,王志功. 电子器件. 2003(04)
[5]新型计算机总线技术PCI Express[J]. 张如花. 高性能计算技术. 2003 (04)
博士论文
[1]高速低噪声锁相时钟恢复电路研究[D]. 王涛.复旦大学 2004
本文编号：2949403
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2949403.html
