X微处理器中断系统的设计与验证

发布时间：2021-01-14 12:33

　　现代微处理器和外部设备的通讯是通过中断系统来完成的。随着高性能微处理器的主频越来越高,一个高效的中断系统对提高微处理器的性能至关重要。本文在对中断系统深入研究的基础上,设计并实现了X微处理器的中断系统,并对其正确性进行了验证。在X微处理器中,外部设备产生的中断请求可以经由本地中断引脚、8259A可编程中断控制器或高级可编程中断控制器（APIC）提交给处理器核进行处理。本地中断引脚中除了可屏蔽中断请求（INTR）外,其它都可以向处理器发出特定目的的中断请求。X微处理器的APIC系统由三个部分组成:Local APIC,I/O APIC和APIC总线,在芯片内部集成了Local APIC。APIC系统从本质上来说就是将8259A可编程控制器、定时器等外部芯片的功能集成到了处理器内部,并增加了对多处理器环境中处理器间中断进行处理的功能。在对Pentium系列微处理器的中断系统深入研究的基础上,本文通过一个基于Verilog语言的验证平台在端口直接将本地中断请求信号置为有效,对模拟结果进行详细的分析来验证是否正确实现了X微处理器对中断系统的设计要求。实现了X微处理器的Local APIC,并利... 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：84 页

【学位级别】：硕士

【部分图文】：

寄存器模拟结果

上升时间为50.5ps，下降时间为42.6ps，建立时间为108ps。图3.5寄存器的版图实现寄存器的版图实现如图3.5，共有30个晶体管，仅用了212.24um“的面积。3.3.，版本寄存器 LocalAPIC包括一个硬连线的版本寄存器，软件可以用它来识别APIC的版本。此外，寄存器定义了 LVT(loealveetortable)的入口数量，如图3.6所示。各区间的意义如下:(l)版本 :LoealAPIC的版本号。

BE3一BEO的值在RESET的下降沿被采入作为 APICID的值。图4.1卿IC的使能图4.1是根据在验证平台中所加的激励得到的模拟结果，从图中可以看到在RESET的下降沿(IO00ns)处 PICDIAPICEN的值为1，即采样到的值为l，APIC已被硬件使能。(2)引导系统进入保护模式。进入保护模式的过程实际上就是对处理器内部的控制寄存器进行设置，由于X微处理器给APIC寄存器分配的起始地址是FEEOO000H，需要将存储管理寄存器中的段限设置为4G，否贝lJ对APIC寄存器访问时将会由于越界而产生中断。(3)寄存器的访问。利用MOV指令对寄存器进行访问，并将其送到数据总线的接口上以便观测

【参考文献】：
期刊论文
[1]高性能微处理器设计技术[J]. 康宝祥,栾贵兴.  小型微型计算机系统. 1994(10)



本文编号：2976868