一种针对Cache Tag单错及邻位双错的低开销容错方法

发布时间：2021-01-14 12:36

　　Cache是处理器重要的存储模块,对处理器性能提升有着至关重要的作用.空间环境中,保护Cache免受软错误影响已成为设计新一代高可靠微处理器日益严峻的挑战.设计一种针对Cache Tag单错及邻位双错的低开销容错方法.可以保证Cache访问、Cache行填充和Cache行回写不受单位错误和邻位双错的影响,与传统SEC-FastTag容错方法相比,Tag单位及邻位双错容错能力得到提高.通过扩展FastTag结构优化设计,降低SEC-DAEC编解码逻辑带来的面积、功耗以及性能方面的开销.以四路组相连写回Cache为目标系统,与传统SEC-DAEC容错方法相比,本文提出的方法面积开销降低8.47%,功耗开销降低37.7%,关键路径时延减小0.13 ns. 

【文章来源】：空间控制技术与应用. 2020,46(01)北大核心

【文章页数】：6 页

【部分图文】：

图１传统ＳＥＣ在Ｔａｇ?Ａｒｒａｙ应用??Ｆｉｇ．?１?Ｔｒａｄｉｔｉｏｎａｌ?ＳＥＣ?ｉｎ?Ｔａｇ?Ａｒｒａｙ??

ｌ［ｃｕｒｒｅｎｔＣｏｌ］?＝?ｓＣｏｌ（ｃｕｒｒｅｎｔＣｏｌｌ??ｔａｋｅ?ｔｈｅ?￥Ｃｏｌ［ｃｕｒｒｅｎｔＣｏｌ］?ａｓ?ｔｈｅ?ｃｕｒｒｅｎｔＣｏｌ?Ｃｏｌｕｎｍ?ｏｆ?Ｈ?ｍａｔｒｉｘ??ｃｕｒｒｅｎｔＣｏｌ＋＋??ＲＰｏｏＭｐ的任意??一列进行ＸＯＲ．??存在结采０则??Ｃｈｅｔｋ＿２为０．否??ＷＣｈｅｄｔ＿２?为?１??Ａｄｊａｃｅｎｔ＿Ｃｏｌ＿ＸＯ??ＲＰｏｏｌ＇ｌ＇ｔｔｄｆｔ??－列进行ＸＯＲ．??／／在结＊０則??Ｃｈｅｃｋ＿３?为?０．??图３?ＳＥＣ－ＤＡＥＣＨ矩阵搜索算法??Ｆｉｇ．?３?Ｈ?ｍａｔｒｉｘ?ｏｆ?ＳＥＣ－ＤＡＥＣ?ｓｅａｒｃｈ?ａｌｇｏｒｉｔｈｍ??根据下述公式［ｌ６］，确定生成矩阵Ｇ和校验矩阵??Ｈ之间的关系，容易得到对应的生成矩阵Ｇ．??Ｈ?：??＝ＰＬ??Ｑ?：??－－ｐＴ??（２）??Ｇ?－－??－ｈＱ??传统的ＦａｓｔＴａｇ不再适用于ＳＥＣ－ＤＡＥＣ，主要体??现在距离１比较器无法判别邻位双错的情况．在??ＳＥＣ－ＤＡＥＣ码中，任何单位错误和邻位双错的校正??子是互不相同的，根据这个特点可以将ＦａｓｔＴａｇ所使??用的距离１比较器扩展设计为相邻距离２比较器．??相邻距离２比较器的作用是对两个ＳＥＣ－ＤＡＥＣ全码??进行比较，在三种情况下都判定Ｃａｃｈｅ命中，包括：??两者完全一致；两者有１比特不一致；两者有２比特??不一致，但不一致的码位相邻．其他情况下判断??Ｃａｃｈｅ?Ｍｉｓｓ．形成的基本结构如图４所示．??２．２?ＳＥＣ－ＤＡＥＣ－扩展ＦａｓｔＴａｇ的写回设计??如２．?１节图４所示，加人ＳＥＣ－ＤＡＥＣ的设计相??比于传统的Ｓ


本文编号：2976873