多核处理器中最后一级共享高速缓存管理策略研究

发布时间：2021-01-28 08:17

　　随着高性能处理器技术的发展,存储墙问题为影响处理器系统性能的主要因素之一。处理器速度通常会比存储器的访问速度快两个数量级,当代多核处理器广泛采用基于大容量最后一级共享高速缓存的结构来缩小这一差距。但是适用于小容量私有高速缓存的传统管理策略并不适用于管理大容量最后一级共享高速缓存,它可能引起高速缓存缺失数的增加,触发大量代价昂贵的片外存储器访问。其原因主要有以下两点:首先,小容量私有高速缓存主要强调访问速度,而最后一级高速缓存则强调尽可能多地将数据保留在片内,它更多地受制于片内可用晶体管数量而对访问速度的要求不高。其次,这两种不同类型的高速缓存可见的数据访问流局部性差别非常大。因此,一种能够有效管理大容量最后一级共享高速缓存的管理策略对于当今高性能微处理器而言,显得非常重要。本文重点分析了多核平台下大容量共享最后一级高速缓存管理过程中存在的一些热点研究问题,并提出相应代价较小但是收效较大的解决方案以提高系统性能。本文的主要研究内容与贡献包括:1.消除低重用块和预测访问间隔策略研究。传统的LRU策略严重制约了大容量共享最后一级高速缓存的性能,解决这一问题的方法之一就是优先淘汰低重用数据块以... 

【文章来源】：中国科学技术大学安徽省 211工程院校 985工程院校

【文章页数】：66 页

【学位级别】：硕士

【部分图文】：

算法演示

用负载介于这两种负载之间，它所能达到的性能和分给它的资源成同比增长的趋势。图4.1给出了SPEC2000和SPEC2006中某些测试用例在不同Cache分配方案下所达到的共享最后一级的缺失率。其中，缺失率是在一个具有 1MB 16-路组相联二级 Cache 4 核仿真平台上获取的。图 4.1 高速缓存缺失率随负载所分得的 Cache 组数的变化从图 4.1 中，我们可以看到高效用负载、低效用负载和饱和效用负载的不同的方寸行为。从途中可以看出 applu 是一个低效用负载，从将 Cache 资源分

的周期精确多核仿真器 Multi2sim 来一个 4 核的多核处理器，具有 1MB、器核是 4 发射、乱序执行的，采用 x8数据 Cache。实验中模拟器的相关配表 4.1 模拟器基本配置信息指 标4 发射, 乱序执行, 混合分支预测器，1024 项重排序队列. 一级指令缓存和一级数据缓存: 32访问延迟，为每个核所私有.1MB, 64B 数据块, 16 路, 15 节拍访问延迟. 400 拍访问延迟


本文编号：3004653