高性能低功耗多端口寄存器文件研究与全定制实现

发布时间：2021-01-30 22:07

　　寄存器文件是嵌入式超标量微处理器的重要组成部分。高性能要求寄存器文件具有小的访问延时,而嵌入式应用更关注工作功耗和待机功耗,超标量处理器则要求寄存器具有多个读写端口。因此,设计具有高能性、低功耗,多端口的寄存器文件是一项非常有意义的工作。本文采用全定制的设计方法,在65nm低功耗工艺下,设计并实现了4R/2W 32x32b寄存器文件。本文的主要工作：（1）寄存器文件通常采用多端口的静态存储器实现。本文首先对SRAM组成和工作原理做了简要的回顾,对地址译码、存储单元、读写电路以及时序控制策略设计里的一些关键技术做了介绍,并对它们的优缺点做了比较。（2）提出一种基于敏感放大技术,双位线读存储单元的寄存器文件结构。地址译码采用两级静态译码以提高性能降低功耗。存储阵列由具有采用双位线读,双位线写的存储单元构成。读电路采用电压灵敏放大技术以降低读延时。基于反相器链的读写控制逻辑确保在单个周期内正确的读写操作。后仿真结果表明,该寄存器文件在典型工艺环境下,1.2伏电源电压,50℃时,可以工作在1.56GHz时钟频率下,时钟频率1.25GHz时功耗小于36mw,面积为0.043mm2。（3）提出另一... 

【文章来源】：复旦大学上海市 211工程院校 985工程院校 教育部直属院校

【文章页数】：86 页

【学位级别】：硕士

【部分图文】：

图1.1个人电脑的存储层次〔1]

反-__厂图1.3全定制设计流程全定制设计流程如图1.3所示。设计获取:获取设计的功能、及性能指标，制定先关的规范。电路设计:当明确了电路的功能和性能目标以后，就可以考虑采用何种体系结构，电路类型和电路结构来达到设计目标。设计者要根据设计的功能，把大的系统分成若干个小的功能模块，同时定义好模块之间的接口，如驱动能力，时序要求等等。在这一层，电路设计者最有利的工具就是优化晶体管的尺寸，设计者可以根据一些现有的模型，对电路的关键模块和关键路径进行晶体管级的优化。电路设计通常使用的工具包括Cadenee公司的 SehematieComposer。版图前仿真:对设计好的电路结构做相关的验证是有必要

第二章SRAM原理及设计技术第二章SRAM原理及设计技术SRAM结构与工作原理寄存器文件本质上是多端口的SRAM。SRA州的基本结构如图2.1所示，主括存储单元阵列、外围电路、控制电路。存储单元一般是由6个MOS管组简称6T单元，如图2.2。单元核心是两个交又藕合的反相器构成的双稳态器，其两端分别经过字线选通管和位线相连。外围电路主要是地址译码电路、放大电路等。控制电路用于产生读写控制信号。


本文编号：3009670