基于SoPC的数字示波表底层软件及部分硬件设计
发布时间：2021-02-01 09:59
可编程片上系统（System On a Programmable Chip）设计是一个崭新的嵌入式系统设计方向,它试图将尽可能大而完整的电子系统在单一FPGA芯片中实现,这种技术已经被业界广泛接受。与此同时,高性能、低功耗、微型化是现代数字示波器发展的一个方向,SoPC技术的出现为数字示波器的这种发展方向带来了一种新的开发技术。本文讨论了基于SoPC技术的便携式双通道数字存储示波表的一种实现方案。在这种方案中,使用了在FPGA中嵌入CPU软核作为控制核心,并用FPGA芯片中剩余的其他可编程逻辑资源构成该嵌入式系统的外围器件,形成数字示波表的数字核心模块,并配以模拟通道部分电路,组成了一个完整的数字示波表。本文重点阐述了数字示波表的整体框架设计,图形界面接口设计,内存管理设计,消息队列管理以及底层硬件驱动程序和部分功能的实现,同时还说明了高级语言级别的软件仿真系统设计和实现。最后紧跟现代软件测试方法的发展步伐,对所编写的软件进行测试,以保证在功能、性能、健壮性等方面能获得良好的结果。本方案对使用SoPC技术进行嵌入式系统的软件开发提供了一个很好的设计实例,虽然本系统的软件运行在μC/OS...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
Max5590电路原理图
电子科技大学硕士学位论文两个 10 位 A/D 通道，采样率每通道最高 105MSPS。功耗为 275mW/每通道*105MSPS。自带参考电压和采样保持电路。每通道 300MHz 模拟带宽。SNR=57dB@41MHz。1Vpp 或者 2Vpp/每通道。单电压供电掉电模式采用 48 脚 LQFP（48-Lead Low Profile Quad Flat Package）封装方式。数据输出是 CMOS/TTL 兼容，具有独立的输出供电引脚，支持多数字逻辑电压（2.5V 或3.3V）接口。支持等待模式(Power down mode)，在此模式下，数据输出引脚处于高阻状态。本项目中使两个通道相互独立工作。其原理图如图 3-2：
第三章 数字示波表硬件设计与实现同一被测信号时，两通道输出数据相差 180 度相位，这样可以使采样率达到普通工作模式下的两倍。例如，如果用 100MSPS 的采样率对 20MHz 的信号进行采样，每个周期只能获得 5 个采样点，只能基本恢复和再现信号波形；而如果工作在拼接模式，同样的时钟和同样的被测信号就可以得到 10 个采样点，重现的波形会得到很大的改善。这种模式在本项目中没有用到，不过可以考虑在后续项目中采用。AD9218 的这些工作模式由 S1 和 S2 指定，在本系统中 S1=1，S2=0 表示两个通道分别单独工作，但是为了方便调试和扩展，这两个引脚上的信号由 FPGA 的 I/O 脚引出，以方便软件对 AD9218 的工作模式进行控制。AD9218 是 10 位的 AD，但在系统中考虑到 CPU 的处理方式以及精度问题，只取前 8 位参加运算，最后面两位丢弃。AD9218 自带的参考电压为 1.25V，在第 5 脚输出，在实现中为了预防出现可能使用外部参考电压的情况，使用了跳线来设置。在本系统中，两个通道使用不同的时钟源，其工作时序图如图 3-3：
【参考文献】：
硕士论文
[1]手持式数字存储示波表系统设计及底层驱动实现[D]. 廖晓鹏.电子科技大学 2005
[2]基于SOPC技术的手持数字示波表软件设计与实现[D]. 唐路.电子科技大学 2005
本文编号：3012592
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
Max5590电路原理图
电子科技大学硕士学位论文两个 10 位 A/D 通道，采样率每通道最高 105MSPS。功耗为 275mW/每通道*105MSPS。自带参考电压和采样保持电路。每通道 300MHz 模拟带宽。SNR=57dB@41MHz。1Vpp 或者 2Vpp/每通道。单电压供电掉电模式采用 48 脚 LQFP（48-Lead Low Profile Quad Flat Package）封装方式。数据输出是 CMOS/TTL 兼容，具有独立的输出供电引脚，支持多数字逻辑电压（2.5V 或3.3V）接口。支持等待模式(Power down mode)，在此模式下，数据输出引脚处于高阻状态。本项目中使两个通道相互独立工作。其原理图如图 3-2：
第三章 数字示波表硬件设计与实现同一被测信号时，两通道输出数据相差 180 度相位，这样可以使采样率达到普通工作模式下的两倍。例如，如果用 100MSPS 的采样率对 20MHz 的信号进行采样，每个周期只能获得 5 个采样点，只能基本恢复和再现信号波形；而如果工作在拼接模式，同样的时钟和同样的被测信号就可以得到 10 个采样点，重现的波形会得到很大的改善。这种模式在本项目中没有用到，不过可以考虑在后续项目中采用。AD9218 的这些工作模式由 S1 和 S2 指定，在本系统中 S1=1，S2=0 表示两个通道分别单独工作，但是为了方便调试和扩展，这两个引脚上的信号由 FPGA 的 I/O 脚引出，以方便软件对 AD9218 的工作模式进行控制。AD9218 是 10 位的 AD，但在系统中考虑到 CPU 的处理方式以及精度问题，只取前 8 位参加运算，最后面两位丢弃。AD9218 自带的参考电压为 1.25V，在第 5 脚输出，在实现中为了预防出现可能使用外部参考电压的情况，使用了跳线来设置。在本系统中，两个通道使用不同的时钟源，其工作时序图如图 3-3：
【参考文献】：
硕士论文
[1]手持式数字存储示波表系统设计及底层驱动实现[D]. 廖晓鹏.电子科技大学 2005
[2]基于SOPC技术的手持数字示波表软件设计与实现[D]. 唐路.电子科技大学 2005
本文编号：3012592
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3012592.html
