基于电源电压调整技术的低功耗SRAM设计

发布时间：2021-02-11 00:02

　　随着手持电池供电设备的普及,功耗逐渐成为大规模集成电路设计最关心的问题。尽管各种低功耗技术层出不穷,但是降低电源电压无疑是最直接最有效的办法。嵌入式SRAM在片上系统中占据很大的面积,是一种很重要的功能模块,它们的容量一般是几千到几兆比特不等。SRAM性能很大程度上受到电源电压的影响,电源电压的降低能够减小SRAM的操作速度,而且衡量存储数据稳定性的两个指数读噪声容限和写噪声容限也会随着电源电压的降低而降低。电源电压调整技术就是较低的电源电压的前提下提升被操作单元的字线电压和单元供电线电压以达到提高读噪声容限、写噪声容限和操作速度的目的。本文基于电源电压调整技术采用0.18微米工艺设计了一个4KB的SRAM,主要由存储单元阵列、升压电路、电压选择电路、位线充电控制电路、列选择电路、地址译码器和灵敏放大器组成。另外,还采用SMIC公司180nM工艺设计了SRAM的版图,并进行了DRC和LVS验证,版图的面积为:139511μm²。本文基于电源电压调整技术设计的SRAM,电源电压为0.8V,操作过程中存储单元的字线电压和单元供电线电压分别被提升为1.1V和1.2V,时... 

【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校

【文章页数】：62 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章 绪论
    1.1 课题背景
    1.2 SRAM功耗的来源
    1.3 电源电压调整技术发展的现状
        1.3.1 电源电压调整技术简介
        1.3.2 电源电压调整技术的发展现状
    1.4 本文的主要研究内容
第2章 SRAM的设计
    2.1 SRAM设计方案
        2.1.1 存储单元的读取过程
        2.1.2 存储单元的写入过程
        2.1.3 设计方案小结
    2.2 电源电压的确定
    2.3 六管存储单元的设计及噪声容限分析
        2.3.1 噪声容限概述
PPCPL和V_PPWL的确定">        2.3.2 读和写状态时V_PPCPL和V_PPWL的确定
        2.3.3 读噪声容限的比较与分析
    2.4 SRAM的整体电路设计
    2.5 升压电路的设计
    2.6 电压选择电路的设计
    2.7 SRAM外围电路设计
        2.7.1 灵敏放大器
        2.7.2 译码电路设计
        2.7.3 位线预充电路
        2.7.4 列选择电路
    2.8 本章小结
第3章 仿真与分析
    3.1 单元功能的仿真
    3.2 升压电路的仿真
    3.3 SRAM整体电路的功能仿真
        3.3.1 遍历仿真
        3.3.2 相邻地址单元的仿真
        3.3.3 内部信号分析
    3.4 SRAM功耗的仿真与分析
    3.5 SRAM速度的仿真与分析
    3.6 本章小结
第4章 版图设计
    4.1 存储单元的版图设计
    4.2 升压电路版图的设计
    4.3 电压选择电路的版图设计
    4.4 存储器整体版图设计
    4.5 版图验证
    4.6 本章小结
结论
参考文献
致谢



本文编号：3028191