基于FPGA的串口读/写EEPROM控制器设计

发布时间：2021-02-22 03:21

　　为解决存储器难控制问题,笔者将Cyclone Ⅳ E系列的FPGA作为核心控制器件,提出改进型I²C总线协议和串口接收模块设计方式,并结合EDA技术"自顶向下"的方式,设计了一种基于FPGA的串口读/写EEPROM控制器。经仿真测试,该控制器具有方便、可靠性强等优点。 

【文章来源】：信息与电脑(理论版). 2020,32(12)

【文章页数】：4 页

【部分图文】：

I2C协议整体时序图

通过AC620开发板测试,在PC端利用串口调试助手编写指令进行系统测试,如依次编写指令55 AA A0 0A 10 A0 D1 BB、55 AA A0 0B 10 A0 D2 BB、55 AA A0 0C 10 A0 D3 BB、55 AA A0 0D 10 A0 D4 BB、55 AA A0 0E 10 A0 D5 BB,向EEPROM的存储器地址16"h0A10、16"h0B10、16"h0C10、16"h0D10、16"h0E10中分别写入8"hD1、8"hD2、8"hD3、8"hD4、8"hD5;然后依次编写指令55 AA A0 0A 10 A1 D5 BB、55 AA A0 0B 10 A1 D5 BB、55 AA A0 0C 10 A1 D5 BB、55 AA A0 0D 10 A1 D5 BB、55 AA A0 0E 10 A1 D5 BB,将写入EEPROM存储器中的数据8"hD1、8"hD2、8"hD3、8"hD4、8"hD5依次取出。系统测试图如图7所示。5 结 语

仔细研究I2C读写时序图,该时序图由起始位、8位数据位、应答信号ACK、无应答信号NOACK、停止位5部分组成。因此提出一种I2C总线设计方式,将整个I2C控制系统分为底层和顶层,在底层设计中,采用一个通用的数据发送模块,利用状态机与序列机相结合的方式,同时采用命令控制方式,对每个状态及其跳转进行描述;在顶层设计时,采用控制逻辑发送相应控制命令,即可将底层各个单元结合起来。图5为底层模块状态转移图。3.3 读/写控制命令设计

【参考文献】：
期刊论文
[1]基于FPGA的串行总线I2C触发设计与实现[J]. 彭海军.  国外电子测量技术. 2018(11)
[2]基于FPGA的I2C总线设计与应用[J]. 陈兴龙,唐海,任鹏,李剑.  电子科学技术. 2016(03)
[3]基于FPGA的I2C总线应用研究[J]. 魏海波,马铮,刘杰.  湖北汽车工业学院学报. 2015(03)
[4]基于I2C接口EEPROM读写控制器设计[J]. 杨帆.  微型机与应用. 2015(10)
[5]基于FPGA的I2C控制器的实现[J]. 王龙飞,郎宝华.  计算机技术与发展. 2013(03)



本文编号：3045368