一种低成本VPX背板总线测试设备

发布时间：2021-03-01 13:17

　　分析了常见高速串行总线测试方案的优缺点,针对VPX高速背板结构和信号定义特征,提出了一种低成本的VPX背板高速串行总线的测试方法。该方法以FPGA为运算核心,通过巧妙的结构设计和高速串行电路设计,实现了单次同时测试最多16对高速收发通道,且可进行高速串行总线从物理层、链路层到协议层的信号误码率测试和眼图测试,每通道测试速率可大于10 Gb/s。 

【文章来源】：电子技术应用. 2020,46(10)

【文章页数】：5 页

【部分图文】：

典型高速互联系统

高速串行总线测试卡设计示意图

电路设计框图

【参考文献】：
期刊论文
[1]基于VPX标准的高速处理模块的设计与实现[J]. 邓豹,段小虎.  航空计算技术. 2013(04)
[2]VPX总线技术及其实现[J]. 包利民,潘奇.  电子机械工程. 2012(02)
[3]基于RocketIO接口的高速互连应用研究与实现[J]. 李敏,徐建城,李键.  现代电子技术. 2012(06)
[4]RapidIO背板信号完整性测试方法[J]. 曹劲.  电讯技术. 2011(01)



本文编号：3057535