多级电平闪存信道下的LDPC码动态译码算法研究

发布时间：2021-03-27 11:44

　　NAND闪存因其具有高读写速度、低能耗、非易失性、高抗震性等特点,已被作为主要存储器件广泛应用于各类电子产品中,并逐渐替代传统的机械硬盘,应用于数据中心。为了进一步提高NAND闪存的存储密度和性价比,NAND闪存一方面通过缩减制程工艺来提高存储密度,另一方面通过采用多电平存储技术（每个存储单元存储多个比特）来提高存储密度。然而,制程工艺的缩减和多电平存储技术在提高存储密度。同时,大大加剧了闪存单元内部间的干扰。从而使得闪存存储单元的阈值电压出现波动,导致了数据存储可靠性大大降低。NAND闪存中,持久性干扰（Retention Noise）的影响是NAND闪存阈值电压分布动态变化的主要原因之一。为了对抗闪存中所存在的干扰,纠错编码（Error-correcting Codes,ECCs）技术被运用到NAND闪存之中。在纠错编码技术之中,Bose-Chaudhuri-Hocquenghem（BCH）码采用硬判决（Hard-Decision）译码,具有较快的译码速度,从而被广泛应用于NAND闪存的纠错编码方案之中。但随着多级电平闪存（Multi-Level Cell,MLC）存储技术的普及,... 

【文章来源】：广东工业大学广东省

【文章页数】：71 页

【学位级别】：硕士

【部分图文】：

闪存信道阈值电压分布与新检测算法的阈值电压分布


本文编号：3103454