嵌入式处理器指令预取关键技术设计研究

发布时间：2021-03-28 03:06

　　随着嵌入式系统应用的不断发展和深入,高性能低功耗的嵌入式处理器是未来发展的必然趋势。本文围绕嵌入式处理器指令预取单元的架构设计,以提高预取性能和降低整体功耗为主要目标,重点研究了应用于嵌入式处理器指令预取单元的两大关键技术,主要的研究内容和创新点包括:1、在分析多重嵌套溢出、分支预测错误情况下的异常更新和指令预取单元流水线化的返回延时等函数返回地址栈问题产生的原因和对流水线性能造成的影响的基础上,提出了一种基于指针纠错的无延时高精度函数返回地址栈技术,利用栈顶指针、检验指针和退休指针的协同工作,配合函数返回地址后备栈对分支预测错误路径上的函数调用和返回指令的跟踪,实现对函数返回地址栈状态错误更新的纠错和恢复。应用本方法的32位高性能嵌入式处理器CK610很好地满足了嵌入式应用需求,获得了较高的函数返回分支指令预测精度,处理器运行Dhrystone测试基准程序的执行效率提高了17.8%。2、针对现代嵌入式处理器中指令高速缓存功耗显著的问题,提出一种基于Cache行间访问历史链接关系的指令高速缓存低功耗方法。通过创建独立可配置的顺序及跳转链接表项,利用链接表项中缓存的历史信息,消除Cach... 

【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校

【文章页数】：62 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
Abstract
第1章 绪论
    1.1 研究背景与意义
    1.2 嵌入式处理器指令预取技术研究现状
        1.2.1 嵌入式处理器分支预测技术
        1.2.2 函数返回指令的堆栈预测技术
        1.2.3 嵌入式处理器指令高速缓存低功耗技术
    1.3 论文的技术路线
    1.4 论文的研究基础
    1.5 论文研究内容和组织结构
第2章 函数返回栈地址栈技术研究
    2.1 函数返回分支指令对处理器性能的影响
    2.2 函数返回栈的相关流水线技术发展回顾
    2.3 函数返回栈技术在流水线中遇到的问题
        2.3.1 多重嵌套溢出
        2.3.2 分支预测错误情况下的异常更新
        2.3.3 指令预取单元流水线化的返回延时
    2.4 函数返回栈现有解决方案分析
    2.5 基于指针纠错的无延时高精度函数返回栈技术
    2.6 本章小结
第3章 指令高速缓存的低功耗技术研究
    3.1 指令高速缓存低功耗技术研究现状
        3.1.1 基于指令缓冲的高速缓存低功耗方法
        3.1.2 基于历史访问记录的高速缓存低功耗方法
    3.2 基于历史链接关系的指令高速缓存低功耗方法
        3.2.1 基于链接表项的低功耗策略
        3.2.2 基于链接状态单元的缓存缺失处理
        3.2.3 可配置的链接表项
        3.2.4 实验结果与分析
    3.3 本章小结
第4章 总结与展望
    4.1 论文研究工作总结
    4.2 今后工作展望
参考文献
攻读学位期间发表/录用的学术论文


【参考文献】：
期刊论文
[1]应用于SoC功能验证的快速处理器仿真模型[J]. 孟建熠,黄凯,严晓浪,葛海通.  浙江大学学报(工学版). 2009(03)
[2]浅谈嵌入式处理器体系结构[J]. 邓彬伟,黄松柏.  山西电子技术. 2007(04)

博士论文
[1]超标量嵌入式处理器关键技术设计研究[D]. 孟建熠.浙江大学 2009



本文编号：3104760