嵌入式存储器动态故障诊断数据压缩设计

发布时间：2021-03-30 18:34

　　在微纳米级工艺中,嵌入式存储器出现开路故障的概率增高,从而带来动态故障。当静态故障与动态故障同时存在时,传统的暂停导出内建自测试设计虽然可以将故障诊断数据正确输出,但存在诊断数据冗余的问题。因此,提出一种动态故障诊断数据压缩的内建自测试设计。在不影响诊断数据完好性的前提下,识别故障模式为行故障、列故障与单元故障,并对其诊断数据进行压缩解决诊断数据冗余的问题。仿真结果表明,该设计能够正确压缩动态故障诊断数据,大幅度提高输出效率,减少输出时间,并且面积开销较小。在8 K×16的存储器的面积开销为3.16%,20%行列故障与5%动态故障下诊断数据压缩比为3.96%。 

【文章来源】：电子测量与仪器学报. 2020,34(07)北大核心CSCD

【文章页数】：7 页

【部分图文】：

存储器故障示意图

BIST流程

改进诊断数据由4个部分组成,分别为故障地址、会话号、压缩校正码和有效位。不同故障模式诊断数据构成如图3所示。故障地址、会话号与PAE产生的诊断数据相同。压缩校正码比特数比PAE产生的校正码小,这是因为比较压缩了一些读操作产生的冗余校正码。有效位是在多个读操作下,标志诊断数据有效,一般为March元素检测出动态故障的第一个读操作产生,当没有检测到动态故障时,为检测出所有静态故障的第一个读操作产生。对于单元故障,该校正码一般比原始校正码短。行故障诊断数据需要记录第一个和最后一个故障单元地址。由于具有相同的行地址,因此只需要多存储最后一个故障单元的列地址。列故障诊断数据类似于行故障诊断数据。由于所有故障单元都在同一列中,因此只需要多存储最后一个故障单元的行地址。

【参考文献】：
期刊论文
[1]兼顾热优化的TSV容错设计[J]. 张阿敏,王春华,杜高明,李桢旻,马世碧,曹舒婷.  电子测量与仪器学报. 2018(07)
[2]基于时间Petri网和THBA的3D NoC测试规划[J]. 胡聪,贾梦怡,许川佩,朱望纯,宋爱国.  仪器仪表学报. 2018(01)



本文编号：3109955