一种处理器直连接口PCS接收逻辑的设计与验证

发布时间：2021-04-19 21:50

　　为了满足服务器的处理器日益增长的性能需求,需要将多路处理器进行直连,形成共享多路服务器,实现芯片间的主存和三级Cache的共享,提高主存容量和访存带宽。处理器直连接口技术是实现多路处理器直连的关键技术,需要实现一种支持芯片间的存储一致性事务跨片传输的高带宽、低延迟总线接口。目前国外主流商用处理器采用的QPI（Quick Path Interconnect）、HT（Hyper Transport）等直连接口技术,难以获取并使用。迫切需要研究适合国产处理器多路直连的直连接口技术。PCIe（Peripheral Component Interconnect express）协议具有应用广泛、成熟度高,传输带宽高等诸多优点,可以作为国产处理器实现片间直连的一种技术选择。结合处理器直连的功能需求,以PCIe协议的相关技术为基础,研究自主可控的处理器直连接口具有重要意义。本文对比分析了PCIe协议与QPI、HT等芯片直连接口技术的特点,发现如果基于标准PCIe协议构建直连接口,会存在传输延迟过长、影响访存性能的缺点。介绍了一种以PCIe物理层关键传输机制为基础、辅以低延迟数据链路层的直连接口协议划... 

【文章来源】：安徽大学安徽省 211工程院校

【文章页数】：62 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 课题背景和意义
    1.2 国内外研究现状
    1.3 论文研究内容
    1.4 论文组织结构
第二章 PCIE协议简介
    2.1 事务层和数据链路层
    2.2 物理层
        2.2.1 逻辑物理层
        2.2.2 电气物理层
    2.3 本章小结
第三章 处理器直连接口分析
    3.1 处理器直连接口
    3.2 标准PCIE直连接口
    3.3 新型的直连接口层次
    3.4 本章小结
第四章 直连接口PCS接收逻辑设计
    4.1 PCS接收逻辑结构
    4.2 PCS接收逻辑关键电路设计
        4.2.1 字符锁定电路
        4.2.2 弹性缓冲
        4.2.3 通道间相位补偿
    4.3 本章小结
第五章 MAC功能验证
    5.1 基于UVM的验证环境
    5.2 验证环境结构
    5.3 功能验证分析
    5.4 本章小结
第六章 总结与展望
    6.1 课题工作总结
    6.2 未来工作展望
参考文献
附图
附表
致谢


【参考文献】：
期刊论文
[1]一种多核微处理器互连接口的设计与性能分析[J]. 周宏伟,邓让钰,窦强,齐树波,沈长云.  国防科技大学学报. 2010(04)

博士论文
[1]面向多核微处理器芯片的高效能I/O体系结构及其实现技术[D]. 郭御风.国防科学技术大学 2010

硕士论文
[1]基于PCIe的协议栈物理层MAC设计与验证[D]. 杨明鑫.西安电子科技大学 2016
[2]RapidIO高速接口物理编码子层的设计与验证[D]. 舒志兴.中国科学技术大学 2015
[3]100G以太网PCS子层接收模块的VLSI设计[D]. 任文.东南大学 2015
[4]基于PCI Express总线的物理编码子层设计[D]. 郑乾.湖南大学 2014



本文编号：3148376