面向存储器完整性验证的Cache设计
发布时间：2021-04-21 19:47
如今,电脑病毒不再仅仅威胁X86架构的系统平台,而是逐渐向嵌入式系统进军,手机上安装瑞星等杀毒软件也不是什么新鲜事。然而病毒在一天天发展,而相应的病毒防范技术却没有突破性的进展。当今手机病毒现已层出不穷,但单一靠杀毒软件进行预防存在很大的局限性:滞后性,占用有限的CPU资源。所以现如今基于硬件的病毒防护架构正被世人所关注。本文便是针对这一设想进行存储器的完整性安全校验机制的设计。本文首先讨论了存储器的完整性校验的原理,并提出初步设计方案。该方案的2大核心部分是Cache和AES-GCM模块,而本文完成的工作就是其中Cache模块的设计。然后讨论了Cache的原理、结构和参数,并重点阐述了各个参数对Cache性能的影响。本文将Cache分为2个部分分别来设计:主体部分和接口部分。这样设计的原因是,只需对接口部分进行修改便可将该Cache IP移植到任何系统平台上。对于主体部分设计重点研究了参数的选取、状态机的设计和PLRU替换算法的实现。对于接口部分重点讨论了IPIC总线标准中的3种传输模式的协议与时序。再将上述Cache的2大部分进行拼接,并完成功能仿真。最后,将Cache制定为IP核...
【文章来源】：华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校
【文章页数】：62 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
1 绪论
1.1 研究背景及意义
1.2 国内外研究现状
1.3 论文研究内容
1.4 论文的组织结构
2 存储器完整性验证机制原理及CACHE 的原理和结构
2.1 存储器完整性验证机制的原理
2.2 CACHE 的工作原理
2.3 CACHE 的工作流程
2.4 本章小结
3 CACHE 中主体部分的设计与仿真
3.1 CACHE 主要设计参数
3.2 CACHE 模块的设计及功能仿真
3.3 针对HASH CACHE 的特殊替换算法的研究
3.4 本章小结
4 CACHE IP 中接口部分的设计与仿真
4.1 POWERPC 平台中支持的总线标准
4.2 IPIC 总线标准
4.3 PLB21PIC 转换模块
4.4 CACHE 中IPIC 接口模块的设计及功能仿真
4.5 本章小结
5 CACHE 的硬件实现与FPGA 验证
5.1 CACHE 整体功能仿真
5.2 CACHE 的硬件实现
5.3 FPGA 功能验证
5.4 本章小结
6 总结
致谢
参考文献
【参考文献】：
期刊论文
[1]微处理器Cache的验证方法研究[J]. 李智,李怡,龚令侃,章建雄. 计算机工程. 2010(16)
[2]一种带偏置的基于相关性分析的Cache一致性协议验证方法[J]. 夏竟,徐炜遐,张俊,庞征斌. 计算机工程与科学. 2009(S1)
[3]基于修正LRU的压缩Cache替换策略[J]. 田新华,欧国东,张民选. 计算机工程. 2008(18)
[4]一种基于LRU算法改进的缓存方案研究与实现[J]. 廖鑫. 电子工程师. 2008(07)
[5]一种结合动态写策略的磁盘Cache替换算法[J]. 李娜,姜秀柱,田芳,王书芹. 微电子学与计算机. 2008(06)
[6]一种微处理器二级Cache的优化设计[J]. 王思瑶,樊晓桠,肖楠. 科学技术与工程. 2008(09)
[7]面向CMP体系结构的二级CACHE替换算法设计[J]. 张骏,樊晓桠,刘松鹤. 小型微型计算机系统. 2007(12)
[8]基于Hash树热点窗口的存储器完整性校验方法[J]. 侯方勇,王志英,刘真. 计算机学报. 2004(11)
[9]Cache的LRU算法的仿真实验[J]. 李莉,沈春璞. 河北师范大学学报. 2003(01)
硕士论文
[1]基于使用行为的Cache设计和运行时Cache性能优化[D]. 项凌翔.浙江大学 2010
[2]嵌入式系统中低功耗Cache的研究与设计[D]. 郝玉艳.湖南大学 2009
[3]二级Cache Tag中SRAM的全定制设计与实现[D]. 林杨.国防科学技术大学 2009
[4]嵌入式处理器中高速缓存的研究与设计[D]. 王琪.西安电子科技大学 2009
[5]32位嵌入式处理器的Cache设计[D]. 李卫伟.西北工业大学 2007
[6]基于双端口RAM的数据Cache的研究与实现[D]. 邹代红.西北工业大学 2007
[7]基于ARM7TDMI的Cache的设计与验证[D]. 张轩.西安电子科技大学 2007
[8]数据Cache存储体的设计与验证[D]. 崔磊.国防科学技术大学 2006
本文编号：3152377
【文章来源】：华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校
【文章页数】：62 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
1 绪论
1.1 研究背景及意义
1.2 国内外研究现状
1.3 论文研究内容
1.4 论文的组织结构
2 存储器完整性验证机制原理及CACHE 的原理和结构
2.1 存储器完整性验证机制的原理
2.2 CACHE 的工作原理
2.3 CACHE 的工作流程
2.4 本章小结
3 CACHE 中主体部分的设计与仿真
3.1 CACHE 主要设计参数
3.2 CACHE 模块的设计及功能仿真
3.3 针对HASH CACHE 的特殊替换算法的研究
3.4 本章小结
4 CACHE IP 中接口部分的设计与仿真
4.1 POWERPC 平台中支持的总线标准
4.2 IPIC 总线标准
4.3 PLB21PIC 转换模块
4.4 CACHE 中IPIC 接口模块的设计及功能仿真
4.5 本章小结
5 CACHE 的硬件实现与FPGA 验证
5.1 CACHE 整体功能仿真
5.2 CACHE 的硬件实现
5.3 FPGA 功能验证
5.4 本章小结
6 总结
致谢
参考文献
【参考文献】：
期刊论文
[1]微处理器Cache的验证方法研究[J]. 李智,李怡,龚令侃,章建雄. 计算机工程. 2010(16)
[2]一种带偏置的基于相关性分析的Cache一致性协议验证方法[J]. 夏竟,徐炜遐,张俊,庞征斌. 计算机工程与科学. 2009(S1)
[3]基于修正LRU的压缩Cache替换策略[J]. 田新华,欧国东,张民选. 计算机工程. 2008(18)
[4]一种基于LRU算法改进的缓存方案研究与实现[J]. 廖鑫. 电子工程师. 2008(07)
[5]一种结合动态写策略的磁盘Cache替换算法[J]. 李娜,姜秀柱,田芳,王书芹. 微电子学与计算机. 2008(06)
[6]一种微处理器二级Cache的优化设计[J]. 王思瑶,樊晓桠,肖楠. 科学技术与工程. 2008(09)
[7]面向CMP体系结构的二级CACHE替换算法设计[J]. 张骏,樊晓桠,刘松鹤. 小型微型计算机系统. 2007(12)
[8]基于Hash树热点窗口的存储器完整性校验方法[J]. 侯方勇,王志英,刘真. 计算机学报. 2004(11)
[9]Cache的LRU算法的仿真实验[J]. 李莉,沈春璞. 河北师范大学学报. 2003(01)
硕士论文
[1]基于使用行为的Cache设计和运行时Cache性能优化[D]. 项凌翔.浙江大学 2010
[2]嵌入式系统中低功耗Cache的研究与设计[D]. 郝玉艳.湖南大学 2009
[3]二级Cache Tag中SRAM的全定制设计与实现[D]. 林杨.国防科学技术大学 2009
[4]嵌入式处理器中高速缓存的研究与设计[D]. 王琪.西安电子科技大学 2009
[5]32位嵌入式处理器的Cache设计[D]. 李卫伟.西北工业大学 2007
[6]基于双端口RAM的数据Cache的研究与实现[D]. 邹代红.西北工业大学 2007
[7]基于ARM7TDMI的Cache的设计与验证[D]. 张轩.西安电子科技大学 2007
[8]数据Cache存储体的设计与验证[D]. 崔磊.国防科学技术大学 2006
本文编号：3152377
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3152377.html
