面向大规模HPC新型互连网络芯片体系结构与关键技术研究
发布时间：2021-04-29 02:52
采用目前高速互连技术构建百亿亿次量级（E级）系统将面临系统功耗难以承受、网络拓扑难以实现、延迟显著增加、系统可靠性难以承受、互连网络工程化密度难以提高等诸多挑战。因此需要探索新的互连技术,包括更高阶交换芯片、融合互连体系结构、新型光电互连交换技术等来有效改善互连网络性能,降低互连系统功耗,改善整个系统可靠性及可扩展性。本文通过分析国内外高性能互连网络以及相关核心技术现状,将主要围绕高阶互连交换芯片结构及容错技术、面向内存互连网络体系结构的高速通信接口优化技术、以及下一代100Gbps光串行接口收发器技术及可扩展光交换技术等方面开展研究,以期取得关键技术突破,缓解E级系统通信墙问题,高效支撑E级应用。本文取得的主要贡献和创新点如下:（1）高阶互连路由交换芯片结构及容错关键技术针对更高阶路由器体系结构硬件复杂性大、可扩展性弱、缓冲资源受限、系统鲁棒性差等问题,提出了一种基于聚合瓦片的高阶交换芯片路由器微体系结构（ATR）,并提出了基于M/D/1排队理论模型的瓦片性能解析优化方法,能将64阶路由交换芯片存储开销及全局总线开销分别降低40%50%,同时可获得YARC结构9...
【文章来源】：湖南大学湖南省 211工程院校 985工程院校 教育部直属院校
【文章页数】：137 页
【学位级别】：博士
【文章目录】：
摘要
Abstract
第1章 绪论
1.1 研究背景
1.1.1 E级超级计算机是高性能计算发展下一个制高点
1.1.2 高速互连网络是E级系统的核心基础设施
1.1.3 E级系统互连网络设计面临挑战
1.1.4 高阶网络成为HPC系统网络的设计主流
1.2 相关工作及其研究现状
1.2.1 国内外高性能互连网络研究现状
1.2.2 超高阶路由器片上交换结构研究现状
1.2.3 面向E级HPC的融合网络体系结构研究现状
1.2.4 高速串行/解串行接口研究现状
1.2.5 光接口光交换研究现状
1.3 研究内容及主要创新
1.4 组织结构
第2章 高阶互连路由交换芯片结构及容错关键技术
2.1 研究背景
2.2 基于聚合瓦片的高阶交换芯片体系结构
2.2.1 聚合瓦片交换结构框架
2.2.2 基于M/D/1排队理论模型的聚合瓦片性能解析式模型
2.3 基于公平性波阵面仲裁的高阶交叉开关调度器结构
2.3.1 高阶交叉开关调度器总体结构
2.3.2 公平性波阵面仲裁单元结构及电路设计
2.4 分布式分级路由及动态多队列流控制机制
2.4.1 分布式多级路由表结构
2.4.2 面向动态多队列管理的虚信道流控制机制
2.5 智能化容错互连网络管理机制及算法分析
2.5.1 智能化网络管理引擎
2.5.2 故障检测/故障恢复智能化容错算法
2.5.3 智能化容错算法性能分析比较
2.6 实验结果与分析
2.6.1 实验平台
2.6.2 实验分析
2.7 本章小结
第3章 面向内存互连网络的高速通信互连接口设计优化技术
3.1 研究背景
3.2 内存互连网络体系结构及存储控制器
3.3 面向内存互连网络的高速通信互连接口结构
3.3.1 面向国产处理器的高速通信互连接口结构
3.3.2 高速通信互连接口链路层和物理层接口设计
3.4 面向内存互连网络的高速通信互连接口优化技术
3.4.1 面向高带宽低延迟的命令通道读写处理优化技术
3.4.2 面向多通道并行总线的低延迟偏斜结构
3.4.3 高可靠的报文边界定位技术
3.4.4 虚拟活跃页缓冲器优化技术
3.5 实验与结果分析
3.5.1 实验平台
3.5.2 实验分析
3.6 本章小结
第4章 100Gbps光串行接口收发器技术及可扩展光交换技术
4.1 研究背景
4.2 基于时分复用的高波特率光收发器
4.2.1 光路时分复用光收发器
4.2.2 性能分析
4.2.3 仿真结果
4.3 暗调制光路时分复用光收发器
4.3.1 暗调制OTDM发射机
4.3.2 暗调制OTDM的最小信道间隔
4.3.3 暗调制OTDM仿真结果
4.4 基于AWGR的E级计算机高性能光互连网络
4.4.1 阵列波导光栅路由器
4.4.2 系统架构
4.4.3 性能分析
4.5 本章小结
结论
1 总结
2 展望
参考文献
致谢
附录 A 攻读学位期间所发表的学术论文目录
附录 B 攻读学位期间所申请国家发明专利目录
附录 C 攻读学位期间主持和参加的科研课题
【参考文献】：
期刊论文
[1]我国高性能计算的回顾与展望[J]. 钱德沛. 民主与科学. 2017(04)
[2]新型高性能计算系统与技术[J]. 廖湘科,肖侬. 中国科学:信息科学. 2016(09)
[3]内存计算技术研究综述[J]. 罗乐,刘轶,钱德沛. 软件学报. 2016(08)
[4]并行计算六十年[J]. 杨学军. 计算机工程与科学. 2012(08)
[5]极大规模并行计算系统趋势分析[J]. 卢宇彤. 计算机工程与科学. 2012(08)
[6]板级高速传输总线链路层关键技术研究与实现[J]. 周宏伟,陈超,张丽霞,张英,李永进. 国防科技大学学报. 2011(06)
本文编号：3166691
【文章来源】：湖南大学湖南省 211工程院校 985工程院校 教育部直属院校
【文章页数】：137 页
【学位级别】：博士
【文章目录】：
摘要
Abstract
第1章 绪论
1.1 研究背景
1.1.1 E级超级计算机是高性能计算发展下一个制高点
1.1.2 高速互连网络是E级系统的核心基础设施
1.1.3 E级系统互连网络设计面临挑战
1.1.4 高阶网络成为HPC系统网络的设计主流
1.2 相关工作及其研究现状
1.2.1 国内外高性能互连网络研究现状
1.2.2 超高阶路由器片上交换结构研究现状
1.2.3 面向E级HPC的融合网络体系结构研究现状
1.2.4 高速串行/解串行接口研究现状
1.2.5 光接口光交换研究现状
1.3 研究内容及主要创新
1.4 组织结构
第2章 高阶互连路由交换芯片结构及容错关键技术
2.1 研究背景
2.2 基于聚合瓦片的高阶交换芯片体系结构
2.2.1 聚合瓦片交换结构框架
2.2.2 基于M/D/1排队理论模型的聚合瓦片性能解析式模型
2.3 基于公平性波阵面仲裁的高阶交叉开关调度器结构
2.3.1 高阶交叉开关调度器总体结构
2.3.2 公平性波阵面仲裁单元结构及电路设计
2.4 分布式分级路由及动态多队列流控制机制
2.4.1 分布式多级路由表结构
2.4.2 面向动态多队列管理的虚信道流控制机制
2.5 智能化容错互连网络管理机制及算法分析
2.5.1 智能化网络管理引擎
2.5.2 故障检测/故障恢复智能化容错算法
2.5.3 智能化容错算法性能分析比较
2.6 实验结果与分析
2.6.1 实验平台
2.6.2 实验分析
2.7 本章小结
第3章 面向内存互连网络的高速通信互连接口设计优化技术
3.1 研究背景
3.2 内存互连网络体系结构及存储控制器
3.3 面向内存互连网络的高速通信互连接口结构
3.3.1 面向国产处理器的高速通信互连接口结构
3.3.2 高速通信互连接口链路层和物理层接口设计
3.4 面向内存互连网络的高速通信互连接口优化技术
3.4.1 面向高带宽低延迟的命令通道读写处理优化技术
3.4.2 面向多通道并行总线的低延迟偏斜结构
3.4.3 高可靠的报文边界定位技术
3.4.4 虚拟活跃页缓冲器优化技术
3.5 实验与结果分析
3.5.1 实验平台
3.5.2 实验分析
3.6 本章小结
第4章 100Gbps光串行接口收发器技术及可扩展光交换技术
4.1 研究背景
4.2 基于时分复用的高波特率光收发器
4.2.1 光路时分复用光收发器
4.2.2 性能分析
4.2.3 仿真结果
4.3 暗调制光路时分复用光收发器
4.3.1 暗调制OTDM发射机
4.3.2 暗调制OTDM的最小信道间隔
4.3.3 暗调制OTDM仿真结果
4.4 基于AWGR的E级计算机高性能光互连网络
4.4.1 阵列波导光栅路由器
4.4.2 系统架构
4.4.3 性能分析
4.5 本章小结
结论
1 总结
2 展望
参考文献
致谢
附录 A 攻读学位期间所发表的学术论文目录
附录 B 攻读学位期间所申请国家发明专利目录
附录 C 攻读学位期间主持和参加的科研课题
【参考文献】：
期刊论文
[1]我国高性能计算的回顾与展望[J]. 钱德沛. 民主与科学. 2017(04)
[2]新型高性能计算系统与技术[J]. 廖湘科,肖侬. 中国科学:信息科学. 2016(09)
[3]内存计算技术研究综述[J]. 罗乐,刘轶,钱德沛. 软件学报. 2016(08)
[4]并行计算六十年[J]. 杨学军. 计算机工程与科学. 2012(08)
[5]极大规模并行计算系统趋势分析[J]. 卢宇彤. 计算机工程与科学. 2012(08)
[6]板级高速传输总线链路层关键技术研究与实现[J]. 周宏伟,陈超,张丽霞,张英,李永进. 国防科技大学学报. 2011(06)
本文编号：3166691
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3166691.html
