基于DSP的ARINC429总线收发系统设计

发布时间：2021-06-07 02:53

　　针对航空领域对ARINC 429总线的广泛需求,设计了一套基于DSP的ARINC 429总线收发系统。系统利用USB接口与计算机相连,采用DSP读写数据,CPLD控制USB传输数据、DSP读写数据、429总线收发电路收发数据。该系统能够同时完成接收和发送功能,并且能够完成对接收数据的显示。 

【文章来源】：仪表技术与传感器. 2010,(05)北大核心CSCD

【文章页数】：3 页

【部分图文】：

系统原理框图

DSP响应中断时先读取低16位数据,然后读取高16位数据。图2　429总线收发部分的硬件连接图2. 2　USB接口部分的设计该系统利用USB接口与计算机连接,接口电路如图3所示。图中的USB接口芯片为Cypress公司的CY7C68001芯片。该芯片集成了USB2. 0收发器(物理层)、USB2. 0串行接口引擎SIE(链路层),具有内部的锁相环,内部有4K字节的FIFO资源[5]。图3　USB接口部分的硬件连接图图3中,USB芯片的数据线D[0: 15]与DSP的数据线D[0: 15]相连,地址线FIFOADR[0: 2]与地址线D[0: 2]相连,控制信号与状态信号与CPLD相连。CY7C68001作为TMS320F2812的外设,可以占用TMS320F2812的Zone0空间

图2　429总线收发部分的硬件连接图2. 2　USB接口部分的设计该系统利用USB接口与计算机连接,接口电路如图3所示。图中的USB接口芯片为Cypress公司的CY7C68001芯片。该芯片集成了USB2. 0收发器(物理层)、USB2. 0串行接口引擎SIE(链路层),具有内部的锁相环,内部有4K字节的FIFO资源[5]。图3　USB接口部分的硬件连接图图3中,USB芯片的数据线D[0: 15]与DSP的数据线D[0: 15]相连,地址线FIFOADR[0: 2]与地址线D[0: 2]相连,控制信号与状态信号与CPLD相连。CY7C68001作为TMS320F2812的外设,可以占用TMS320F2812的Zone0空间,地址为0X00 2000~0X00 2004

【参考文献】：
期刊论文
[1]基于嵌入式微处理器的ARINC429通信板卡的设计与实现[J]. 蒋谢芳,苗克坚,王长浩.  测控技术. 2006(03)



本文编号：3215701