基于FPGA的64位CPU验证平台的建立

发布时间：2021-06-07 22:45

　　现代IC设计中，随着设计规模的扩大和复杂度的增长，验证成为最严峻的挑战之一。在现代ASIC设计中，很难用单一的验证方法来对复杂芯片进行有效的验证，为了将设计错误减少到可接受的最小量，需要将一系列的验证方法和工具结合起来。在64位全定制嵌入式CPU设计过程中，使用了多种验证技术和方法，并将FPGA验证作为ASIC验证的重要补充，加强了设计正确的可靠性。论文首先介绍了64位CPU的结构，结合选用的Xilinx的Virtex^TM-4系列XC4VLX60器件，制定了FPGA验证策略。根据64位CPU设计的特点，分析和研究了FPGA验证平台建立中所遇到的问题：RTL代码的分割和转换，FPGA实现中的问题和最后的调试。通过选取合适的器件和工具，根据所定制的验证策略实现了基于FPGA的64位CPU验证环境，并利用所建立的验证环境对CPU进行验证，包括用ChipScope进行信号追踪、基于串口的调试机制及用Perl实现验证的自动化处理。最后对目前论文工作进行了总结，得出了一些FPGA验证工作的初步认识。并提出了下一步工作的方向。 

【文章来源】：同济大学上海市 211工程院校 985工程院校 教育部直属院校

【文章页数】：86 页

【学位级别】：硕士

【部分图文】：

FPGA验证策略

第二章64位CPU的FPGA验证环境建立和Certify解决方案紧密联系的还有Synplieity的HDLAnalyst公用程序。这个工具会自动产生与技术无关的高级分层模块示意图以及在综合之后对应的门级原理图。Certify和HDLAnalyst应用程序支持HDL源代码和模块级及门级原理图之间的完全双向交互探测，从而使设计人员能够快速浏览设计，尽快确定所需要信号和逻辑功能的位置。下图3.1所示为构成原型板的FPGA。这些虚拟元件中的每一个都有两个相关“温度计型”的显示器:一个显示刀0的利用情况，另一个显示器件的面积/资源利用率。Certify软件能够根据相关1/0和逻辑资源以及FPGA和FPGA之间路由资源的情况，进行自动引脚分配，并利用它先进的快速划分技术(QPT)自动实现首过(first一Pass)划分。用户也可以选择交互式划分(通过简单地把代码模块拖动到不同的FPGA上来完成)，或者也可以混合使用上述两种技术。降光穿蓄乏霖才禁公饭诬猛森石一翩气

速运行;存储的数据可以用作对复杂逻辑或代码进行后处理分析:能够逻辑组合触发、序列触发来精确定位系统的运行情况，定位故障点;可以将所需要的信息显示，而不是杂乱的二进制代码流。逻辑分析仪的原理如图3.6，以TektronixLA为例:


本文编号：3217455