基于硬件乘累加器的数字信号处理单元的设计与验证

发布时间：2021-06-10 00:00

　　数字信号处理是一种将现实中的真实信号转换为计算机可以处理的信息并且进行处理的过程。比如人们说话的声音,这就是一个连续信号,除此之外。现实生活中还有很多此类信号,比如光信号、压力信号以及温度等等,而数字信号处理器（DSP）就是基于此发展出来的,经过这些年的逐渐发展,DSP的工作频率逐渐提高,处理能力不断加强,3G时代的到来更是推动了DSP处理能力的进一步提高。而未来软件无线电技术的发展,将对DSP的性能能力提出更高的要求。目前的FPGA发展迅猛,并且在一些以前未曾占领的领域也发挥了越来越重要的作用,所以对于FPGA的性能和能力提出了更高的要求,很多高级的FPGA内部已经集成了硬件DSP的IP,用于处理需要处理的数字信号运算。本设计就是基于FPGA的内部硬件DSP IP,可以方便用户调用此DSP完成必要的功能。本文将对此DSP的设计做详细的介绍。在该硬件DSP中,采用了多级的流水线,内部采用高速的乘累加结构,其中包括两个改进型BOOTH乘法器。在对设计的验证方面,采用的是分层次验证的策略,分别采用Modelsim进行仿真并且运用Altera的FPGA开发板进行了验证,最后采用synopsy... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：66 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 数字信号处理单元的研究背景
    1.2 研究数字信号处理单元的目标和意义
第二章 数字信号处理单元的基本原理与应用
    2.1 利用FPGA 实现数字信号处理的基本原理
        2.1.1 FPGA 与DSP 的比较
        2.1.2 数字信号处理算法的实现方式
    2.2 IC 设计中的IP 设计方法
        2.2.1 SOC 设计的核心技术
        2.2.2 IP 核设计方法及流程
        2.2.3 IP 核电路设计方法
第三章 数字信号处理单元的结构研究与设计
    3.1 数字信号处理单元的架构和功能
    3.2 数字信号处理单元的子模块划分
        3.2.1 输入端口
        3.2.2 条件控制端口逻辑模块
        3.2.3 乘法器模块
        3.2.4 模式选择逻辑模块
        3.2.5 进位输入逻辑模块
        3.2.6 模式检测逻辑模块
        3.2.7 自动复位逻辑模块
    3.3 顶层模块设计
第四章 基4 BOOTH 乘法器的原理与设计
    4.1 乘法器的算法与编码
        4.1.1 Baugh_Wooly 算法
        4.1.2 Booth 编码
        4.1.3 二阶（基4）Booth 编码
    4.2 压缩器阵列结构设计
    4.3 加法器
        4.3.1 全加器
        4.3.2 行波进位加法器
        4.3.3 超前进位加法器
第五章 数字信号处理单元的仿真综合与验证
    5.1 数字信号处理单元的仿真
        5.1.1 基本功能仿真
        5.1.2 扩展功能仿真
        5.1.3 高级数学应用功能仿真
    5.2 数字信号处理单元功能的FPGA 验证
    5.3 数字信号处理单元功能的数字后端设计
第六章 结论
致谢
参考文献
攻硕期间取得的研究成果



本文编号：3221593