基于动态检测纠正技术的时序容错处理器研究
发布时间：2021-06-19 13:54
传统的处理器电路设计,通过引入大量的静态设计余量来保证处理器在工艺、电压、温度（process,voltage,temperature,PVT）等变动下的工作稳定性,但是静态设计余量带来的冗余电路明显增加了电路的成本和功耗。时序容错处理器采用时序错误检测纠正技术动态修复建立时间错误,消除了静态设计余量,同时仍保证处理器的工作稳定性。本文从时序容错处理器的纠错性能和检错成本等关键技术点出发,提出了多项针对时序错误检测纠正技术的优化方法。主要的研究工作分以下三个方面:1、基于时序借用的低性能损失现场错误纠正技术研究。针对基于指令回放技术的时序错误纠正导致的性能损失问题,本文提出了一种基于时序借用的现场错误纠正技术。寄存器检测到时序错误时,使用时序错误锁存器和数据纠正锁存器记录时序错误和当时的寄存器输入值,并使用时序错误信息将正确的输入值纠正至寄存器输出,从而完成了与错误检测同步的现场错误纠正。实验表明,现场错误纠正技术解决了传统方法中纠错性能损失较大的问题,大幅度提升时序容错处理器的容错能力。2、基于轻量级检测纠正的错误消除技术研究。针对传统时序容错处理器中由时序检测和纠正电路引入的额外成...
【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校
【文章页数】：104 页
【学位级别】：博士
【部分图文】：
，目圈
ＡＲＭ７?ＡＲＭ９?ＡＲＭ１１?Ｃｏｒｔｅｘ－Ａ?Ｃｏｒｔｅｘ－Ｒ?〇?Ｃｏｒｔｅｘ－Ｍ??图１－２ＡＲＭ处理器的出货量增长趋势（引自ａｎａｎｄｔｅｃｈ）??最后，如图１－３所示，因为制造工艺的不断深入发展，集成电路功耗的组成??比例开始发生变化，漏电流导致的静态功耗占比不断增加，在２２ｎｍ工艺之后己??经逐渐成为了总功耗的主要部分［１＾１８］。处理器的静态功耗基本上只与供电电压和??电路面积相关，除工艺、材料层面的优化手段之外，只能通过提高阈值电压、降??低电源电压、减少电路面积等方式进行［１９］。其中，降低电源电压的设计方式最为??简便，功耗优化效果也最好。??３??
?：??Ｓｌｏｗｅｒ?ｃｙｃｌｅ??！?？?Ｆａｓｔｅｒ?ｃｙｃｌｅ??图１－６五种不同的逻辑路径作为延时检测点（引自［４４］）??全局延时检测技术的另一个缺点是该技术的ＴＲＣ?—般只在系统中实现一份??电路，这导致该电路无法对片上个部分之间不同的ＰＶＴ波动进行有效检测，同时，??受检测电路所处位置所限，ＴＲＣ的检测准确度还可能受其所处位置处的局部ＰＶＴ??波动影响。为了改善这个缺点，２００９年美国Ｉｎｔｅｌ公司的Ｊａｍｅｓ?Ｔｓｃｈａｎｚ和Ｋｅｉｔｈ??Ｂｏｗｍａｎ等人提出了以处理器流水线级为单位的ＴＲＣ检测方案ｆ４５５。该技术也使用??了几种不同种类的逻辑路径作为ＴＲＣ，并在处理器每级流水线附近都增加了一个??ＴＲＣ，用来校准各流水线局部ＰＶＴ波动导致的延时变化。实验数据表明，这个方??案在一定程度上提升了全局延时检测技术对局部ＰＶＴ波动的适应性。??近年来
【参考文献】：
期刊论文
[1]适应宽温环境的集成电路低功耗实现技术[J]. 邱吉冰,鄢贵海,韩银和. 计算机工程与设计. 2016(01)
[2]基于关键路径延时检测的自适应电压缩减技术[J]. 秋攀,乔树山,凌康,孙晓蕾,赵慧冬,宋强国. 半导体技术. 2015(04)
博士论文
[1]处理器自查错纠错技术：延时故障建模、设计决策与规划[D]. 雷庭.清华大学 2011
硕士论文
[1]抗PVT变化的自适应电源电压调整电路设计[D]. 冯亚勇.哈尔滨工业大学 2011
本文编号：3237936
【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校
【文章页数】：104 页
【学位级别】：博士
【部分图文】：
，目圈
ＡＲＭ７?ＡＲＭ９?ＡＲＭ１１?Ｃｏｒｔｅｘ－Ａ?Ｃｏｒｔｅｘ－Ｒ?〇?Ｃｏｒｔｅｘ－Ｍ??图１－２ＡＲＭ处理器的出货量增长趋势（引自ａｎａｎｄｔｅｃｈ）??最后，如图１－３所示，因为制造工艺的不断深入发展，集成电路功耗的组成??比例开始发生变化，漏电流导致的静态功耗占比不断增加，在２２ｎｍ工艺之后己??经逐渐成为了总功耗的主要部分［１＾１８］。处理器的静态功耗基本上只与供电电压和??电路面积相关，除工艺、材料层面的优化手段之外，只能通过提高阈值电压、降??低电源电压、减少电路面积等方式进行［１９］。其中，降低电源电压的设计方式最为??简便，功耗优化效果也最好。??３??
?：??Ｓｌｏｗｅｒ?ｃｙｃｌｅ??！?？?Ｆａｓｔｅｒ?ｃｙｃｌｅ??图１－６五种不同的逻辑路径作为延时检测点（引自［４４］）??全局延时检测技术的另一个缺点是该技术的ＴＲＣ?—般只在系统中实现一份??电路，这导致该电路无法对片上个部分之间不同的ＰＶＴ波动进行有效检测，同时，??受检测电路所处位置所限，ＴＲＣ的检测准确度还可能受其所处位置处的局部ＰＶＴ??波动影响。为了改善这个缺点，２００９年美国Ｉｎｔｅｌ公司的Ｊａｍｅｓ?Ｔｓｃｈａｎｚ和Ｋｅｉｔｈ??Ｂｏｗｍａｎ等人提出了以处理器流水线级为单位的ＴＲＣ检测方案ｆ４５５。该技术也使用??了几种不同种类的逻辑路径作为ＴＲＣ，并在处理器每级流水线附近都增加了一个??ＴＲＣ，用来校准各流水线局部ＰＶＴ波动导致的延时变化。实验数据表明，这个方??案在一定程度上提升了全局延时检测技术对局部ＰＶＴ波动的适应性。??近年来
【参考文献】：
期刊论文
[1]适应宽温环境的集成电路低功耗实现技术[J]. 邱吉冰,鄢贵海,韩银和. 计算机工程与设计. 2016(01)
[2]基于关键路径延时检测的自适应电压缩减技术[J]. 秋攀,乔树山,凌康,孙晓蕾,赵慧冬,宋强国. 半导体技术. 2015(04)
博士论文
[1]处理器自查错纠错技术：延时故障建模、设计决策与规划[D]. 雷庭.清华大学 2011
硕士论文
[1]抗PVT变化的自适应电源电压调整电路设计[D]. 冯亚勇.哈尔滨工业大学 2011
本文编号：3237936
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3237936.html
