32位嵌入式CPU的超深亚微米物理实现与验证

发布时间：2021-06-21 06:56

　　当前,集成电路产业进入了以纳米工艺为代表的SOC（System On Chip）时代,工艺的特征尺寸越来越小,工艺的进步对设计方法学提出了新的挑战。由于设计规模的扩大,芯片的功能设计、仿真、形式验证、测试等都遇到了新的问题。在芯片的物理实现领域,由于特征尺寸的变小,物理实现遇到了以连线延迟为代表的很多全新的问题。 本文介绍了超深亚微米条件下物理实现和验证的流程,全面分析了新工艺带来的物理实现和验证方面的问题。根据新工艺的特性提出了一种先进的0.18um工艺条件下的物理设计和验证流程,根据该流程实现了32位嵌入式CPU CK510;针对流程中现有IR-drop分析方法的缺点,提出了一种新的能有效找到最大压降的IR-drop分析法;为了下一步将CK510系列移植到更新的工艺,完成了90nm工艺标准单元的可制造性设计工作。 本论文的主要工作和创新如下: 1.介绍了超深亚微米工艺条件物理实现的具体流程,重点分析了流程中一些新的技术,如物理综合、虚拟流片、IR-drop验证技术。 2.结合CK510的总体结构和性能要求,分析了在0.18um工艺条件下物理实现的特点,提出了... 

【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校

【文章页数】：103 页

【学位级别】：博士

【部分图文】：

物理实现和验证流程0]ll2)硅虚拟原型设计(silieonv如Utalporot帅nig)

这些问题解决后，设计者把所有的部分集成在一起，进行全芯片的分析，发现其中的问题，然后进行下一轮的设计反复。如图2一5所示，SV户将物理实现和验证的所有步骤集中到单一的全芯片设计环境中。设计上的任何改变都要迅速的通过SV尸得到完全的各方面的体现，通过快速的硅虚拟原型技术，设计者能很快的知道对芯片所做的任何修改会产生什么样的结果。工业界认为1]t，o.13um以下的设计需要每天进行一次硅虚拟原型设计，这样，设计者才能达到硅片上的时序收敛。图2一5以硅虚拟原型为核心的物理实现[ll2.4布局(flooprln)a由于工具处理能力的限制，大的设计要分成若干个小的模块来实现。布局的主要任务是:

CK510的布局(flooprlna)

【参考文献】：
期刊论文
[1]一种用于标准单元版图交替移相掩模相位兼容性规则检查的工具[J]. 高根生,史峥,陈晔,严晓浪.  半导体学报. 2004(05)
[2]高速CMOS电路的单元延时模型分析[J]. 李伟良,史峥,杨华中,王书江,严晓浪.  电路与系统学报. 2003(06)
[3]一种快速光刻模拟中二维成像轮廓提取的新方法[J]. 陈志锦,史峥,王国雄,付萍,严晓浪.  半导体学报. 2002(07)

硕士论文
[1]高性能低功耗嵌入式CPU中整数单元的设计研究[D]. 余龙理.浙江大学 2004



本文编号：3240213