面向OFDM应用的低硬件开销低功耗64点FFT处理器设计

发布时间：2021-07-12 01:28

　　在基于正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）的无线系统中,快速傅里叶变换（Fast Fourier Transform,FFT）作为关键模块,消耗着大量的硬件资源。为此,针对于IEEE802. 11a标准的无线局域网基带技术,提出了一种低硬件开销、低功耗的基-24算法流水线架构FFT处理器设计方案。在硬件实现上,采用单路延迟负反馈（Single-path Delay Feedback,SDF）流水线架构;为了降低硬件资源消耗,基于新型的改良蝶形架构利用正则有符号数（Canonical Signed Digit,CSD）常数乘法器替代布斯乘法器完成所有的复数乘法运算。设计采用QUARTUS PRIME工具进行开发,搭配Cyclone 10 LP系列器件,编译结果显示该方案与其他已存在的方案相比,至少节约硬件成本25%,降低功耗18%。 

【文章来源】：电讯技术. 2020,60(03)北大核心

【文章页数】：6 页

【部分图文】：

基-24算法信号流图

图2所示为基-24算法64点FFT在第四阶段蝶形架构的改良结构图。其中控制信号“r”用来控制输入序列是否进行与WN1进行复数乘法运算，“N”为FFT点数，“t”和“x”为基本蝶形运算控制信号，分别对应是否进行乘以“-j”运算和是否进行蝶形运算。为减小关键路径(Critical Path,CP)，在WN1复数乘法运算模块与选择器之间可以增加流水线型寄存器。2 改良64点FFT设计

图3所示为改良64点基-24算法SDF流水线结构图，代表所需要的复数乘法运算Wi16和Wi32，为了最小化硬件资源的消耗，这里全部利用CSD常数乘法器完成。在硬件实现上，需要设计典型的蝶形架构I和II[14]，它们的区别在于是否进行乘以“-j”的操作以及上部分提到的改良蝶形架构。改良蝶形架构“r”的控制逻辑与时钟的逻辑关系为

【参考文献】：
期刊论文
[1]应用于FFT处理器的新型串接CSD常数乘法器设计[J]. 于建.  电讯技术. 2018(08)



本文编号：3278912