基于FPGA的软核处理器及DDFS实现

发布时间：2021-07-12 10:32

　　直接数字频率合成（DDFS）是一种全数字化的频率合成技术,所产生的信号具有信号稳定、频率分辨率高、频率切换速度快、相位连续以及可以产生任意波等诸多优点。为了实现对DDFS的控制,论文采用了NiosⅡ软核处理器以及SOPC技术。通过SOPC Builder工具生成NiosⅡ软核处理器系统,从而将NiosⅡ软核处理器、PIO接口、JTAG UART、片上RAM、SSRAM控制器,FLASH控制器以及定时器集成在了一块FPGA芯片上,实现了处理器的所有功能。通过NiosⅡ软核处理器编写C程序控制DDFS的频率字来实现不同频率波形的正弦波的产生。NiosⅡ软核处理器提高了系统的集成度,有利于系统的小型化,降低了成本。论文提出了本系统所要实现的功能,在系统设计中,利用Altera公司的设计工具QuartusⅡversion 8.0的软件编程和原理图的设计方法,将FPGA技术和DDFS技术相结合,完成了DDFS系统各个模块的设计。为了减少硬件的复杂性,降低芯片面积和功耗,提高芯片工作频率,对于DDFS数字组件,论文对其进行了优化设计。采用流水线技术设计了32位相位累加器,大大提高了系统的工作频率;... 

【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校

【文章页数】：71 页

【学位级别】：硕士

【部分图文】：

NiosⅡProcessor对话框2、定制PLL（锁相环）模块

图 2-5 PIO 对话框G UARTt TestAction Group，联合测试行动小组）是于芯片内部测试及系统进行仿真、测试。J程功能。JTAG 配置是通过 JTAG 口由外部现 JTAG 协议功能，必须定制 JTAG UART

图 2-5 PIO 对话框G UARTt TestAction Group，联合测试行动小组）是于芯片内部测试及系统进行仿真、测试。程功能。JTAG 配置是通过 JTAG 口由外部现 JTAG 协议功能，必须定制 JTAG UART

【参考文献】：
期刊论文
[1]DDS原理及其应用[J]. 倪鹏.  科技资讯. 2009(05)
[2]DDS+PLL宽带频率合成器的设计与实现[J]. 宋庆华,徐正芳.  半导体技术. 2008(08)
[3]DDS频谱杂散分析及其抑制研究[J]. 韩磊,吴世俊,樊祥.  电子工程师. 2008(06)
[4]现代DDS的研究进展与概述[J]. 张涛,陈亮.  电子科技. 2008(03)
[5]用Verilog HDL进行FPGA设计的原则与方法[J]. 祁晓磊,蔡学良,孙德玮.  电子测试. 2008(03)
[6]基于FPGA和NIOS的嵌入式系统设计[J]. 李伟,张春晖.  大众科技. 2008(01)
[7]离子阱质谱仪小型化的最新研究进展[J]. 李明,费强,陈焕文,金伟,姜杰,金钦汉,周建光,许晓宇.  仪器仪表学报. 2007(06)
[8]直接数字频率合成器DDS的优化设计[J]. 蓝天,张金林.  电子技术应用. 2007(05)
[9]一种降低DDS相位截断误差的方法[J]. 黄旭伟,吴玉成.  信息与电子工程. 2007(02)
[10]基于非线性逼近法的QDDFS新构架[J]. 赵占锋,周志权,乔晓林.  电子学报. 2007(01)



本文编号：3279747