流水的浮点倒数近似值运算部件的设计与实现

发布时间：2021-07-21 09:22

　　在部分低精度浮点运算应用中,需要流水的浮点倒数近似值运算。本文基于SRT-4算法设计并实现了一种流水的浮点倒数近似值运算部件。该部件采用6级流水线结构,运算结果精度至少为8位有效尾数。为了支持对非规格化浮点数的硬件处理,还设计并实现了改进版,有利于进一步提高浮点倒数近似值运算的性能。改进版采用8级流水线结构,新增了源操作数预规格化和结果后规格化功能模块,可以实现对非规格化浮点数的硬件处理。经过逻辑综合评估,改进版的硬件开销是面积在合理范围内增加19.23%,且对时序没有明显影响,可以满足预期的1.6 GHz频率设计目标。 

【文章来源】：国防科技大学学报. 2020,42(02)北大核心EICSCD

【文章页数】：6 页

【部分图文】：

SRT-4商值选择函数的实现

图1 SRT-4商值选择函数的实现对于一次SRT-4迭代来说,其实现原理如图2所示。查表得到的商数q采用3位编码表示。根据商数q,选择得到多倍除数,并利用进位保留加法器(CSA3B2)得到更新后的部分余数Carry和Sum;同时并行得到最新的商。这里商也采用了冗余形式保存在两个寄存器Q和Qm中,两者始终相差1,即Qm=Q-1。利用飞速转换(on-the-fly)技术[14],每得到商数q,就对当前的寄存器Q和Qm值进行更新,得到新的商。其转换表参见表 2,由SRT4_QQM模块实现。

FREC部件结构

【参考文献】：
硕士论文
[1]X微处理器FPU的设计与实现[D]. 付仲满.国防科学技术大学 2005



本文编号：3294760