嵌入式存储器的可测性设计及测试算法研究

发布时间：2021-07-26 18:08

　　随着集成电路技术得到了飞速的发展,单一硅片上能够集成上亿个晶体管,这样就使原来有多个芯片协作才能实现的复杂系统,通过单一芯片就可实现,即通常所说的片上系统（System on a Chip, SoC）。然而,片上系统的片内晶体管的密集性,使其更容易在设计和生产过程中出现故障。嵌入式存储器在片上系统中所占面积最大,使其与其他逻辑功能电路相比更容易出现故障,这使得对嵌入式存储器的测试显得尤为重要。本课题针对嵌入式存储器的可测性结构和测试算法进行了深入的研究。本文对可测性设计基本概念及其分类进行了介绍和分析,对嵌入式存储器的可测性设计进行了探讨。此后,对嵌入式存储器的结构,类型进行了详细的介绍,并分析了存储器的故障模型。在存储器测试算法方面,本文主要对存储器测试领域主流的March算法以及其衍生算法进行了介绍和分析,并对其进行了仿真验证。针对嵌入式存储器的可测性设计,本文应用March算法作为存储器测试算法,设计了嵌入式存储器内建自测试电路结构,并在Modelsim仿真软件中对应用Verilog语言编写的存储器内建自测试各模块进行了仿真测试。最后,针对片上系统中存储器数量较多,为实现对存储器... 

【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校

【文章页数】：62 页

【学位级别】：硕士

【部分图文】：

存储器结构图

无故障存储单元操作状态转换图

可能在逻辑上毫不相干，这使得桥接故障很难进行包括零欧姆桥接故障、电阻性桥接故障和二极管桥接故障将导致两个存储单元间逻辑值相互影响，一引起另一个存储单元逻辑值的改变。两存储单元 i,换图如图 2-7 所示。

【参考文献】：
期刊论文
[1]存储器并行测试方法[J]. 高剑.  电子测试. 2009(02)
[2]基于MBIST的多片SRAM联合测试实现[J]. 刘学勇,李晓江,马成炎.  电子器件. 2008(05)
[3]SOC的可测性设计策略[J]. 徐智伟,张盛兵.  计算机测量与控制. 2008(08)
[4]一种嵌入式存储器内建自测试电路设计[J]. 王丽,施玉霞,王友仁.  计算机测量与控制. 2008(05)
[5]浅谈存储器测试[J]. 刘珊珊,康锡娥,马菲.  微处理机. 2008(01)
[6]Flash存储器的内建自测试设计[J]. 雷加,晏筱薇.  微计算机信息. 2008(05)
[7]基于March算法的存储器测试控制器设计[J]. 左正军,程新明,李加庆,于亮.  微计算机信息. 2007(29)
[8]用于存储器测试的“透明”的可编程BIST方法（英文）[J]. 王颖,陈和.  电子测量技术. 2007(04)
[9]一种改进的嵌入式存储器测试算法[J]. 苏彦鹏,薛忠杰,须自明,韩磊.  微计算机信息. 2007(02)
[10]一种可重配置的存储器测试控制器设计[J]. 王党辉,高德远,樊晓桠.  计算机工程与应用. 2006(23)

硕士论文
[1]基于BIST的嵌入式存储器可测性设计研究[D]. 徐金荣.北京交通大学 2008
[2]基于BIST的嵌入式存储器可测性设计算法研究[D]. 姚俊.哈尔滨工程大学 2007
[3]静态随机存取存储器IP核全定制设计与实现[D]. 刘婷.国防科学技术大学 2006
[4]嵌入式memory内建自测试算法[D]. 任爱玲.东南大学 2005



本文编号：3304085