微处理器中Cache漏流功耗的体系结构级优化技术研究

发布时间：2021-08-22 06:14

　　随着集成电路制造工艺水平发展到深亚微米乃至超深亚微米阶段,微处理器的功耗问题越来越严重,成为继续提升微处理器性能的首要障碍。其中,漏流功耗逐渐超越动态功耗成为微处理器功耗的决定因素,漏流功耗的显著增加不但导致能源消耗和制造成本增加,而且给微处理器工作的稳定性和可靠性带来严峻的挑战。片上Cache的漏流功耗是微处理器漏流功耗的主要组成部分,随着工艺尺寸的缩小与片上Cache容量的不断增加,降低片上Cache的漏流功耗成为降低微处理器漏流功耗的主要目标。对于不断突出的片上Cache漏流功耗问题,单纯的工艺级和电路级低功耗设计技术已经不能满足片上Cache的功耗约束,需要从更高层次的体系结构级考虑片上Cache漏流功耗优化技术。本文分析了先前的体系结构级Cache漏流控制和优化技术的优点与不足,总结出体系结构级Cache漏流功耗优化的基本思路:在不显著影响处理器性能的前提下,将Cache中更多的存储单元转换到低功耗状态。基于该基本思路,本文从漏流功耗的分布、Cache存储层次的访问特性、漏流功耗与动态功耗同时优化、功耗与性能的平衡等多个角度出发,将属于不同存储层次、采用不同低漏流Cache体... 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：165 页

【学位级别】：博士

【部分图文】：

MOS管亚阑漏流随闺值电压的变化趋势图，.3MOS管亚阑漏流随温度的变化趋势

一个大的存储阵列被划分为多个小的子阵列，每个子阵列通过独自的预充逻辑进行预充[‘70]。如图2.9所示，在分子阵列的组相联Cache中，每个子阵列都有独自的地址译码与字线驱动第25页

由于程序之间以及程序内部的不同阶段之间的Cache利用率不同，可变容量CResizableCache)利用了Cache利用率随程序的执行而变化的特点，静态或者动算应用程序执行过程中所需的Cache容量，通过使能或关闭部分Cache容量，达漏流功耗的目的。可变容量Cache需要使用一套监视Cache容量需求变化的机制，是通过静态或者动态地监视Cache的性能做出对Cache工作集尺寸的估计，然后计结果决定是增加Cache容量还是减小Cache容量。可变容量Cache设计的关键:第一，Cache容量调整的粒度;第二，调整的策略，即确定何时进行容量调整在分子阵列的组相联Cache中，可以根据Cache的利用率关闭部分子阵列实he容量的调整。可变容量Cache的组织分为两种，一种是组(set)可调【‘09]，种是路(way)可调[2，‘’9，’841。图2.10是路可调的可变容量Cache体系结构。Cache调整的粒度是路，每一路中的多个子阵列被同时调整。路掩码(way一mask)允定路中的所有子阵列进行使能或者关闭。路掩码中的每一位代表一个Cache中的，为1则使能该路，为O则关闭该位。通过调整位掩码，增加或者减少Cache中路的数目。组可调的可变容量Cache体系结构与路可调的类似，使用了组set一mask)控制Cache以组为单位调整容量。

【参考文献】：
期刊论文
[1]基于语法树的实时动态电压调节低功耗算法[J]. 易会战,陈娟,杨学军,刘喆.  软件学报. 2005(10)
[2]有效的低功耗编译优化方法:部件使用局部化[J]. 易会战,杨学军.  软件学报. 2004(10)
[3]应用遗传算法进行低功耗状态编码[J]. 朱宁,周润德,羊性滋.  电子学报. 2000(08)

博士论文
[1]超深亚微米微处理器漏流功耗的体系结构级优化技术研究[D]. 张承义.国防科学技术大学 2006



本文编号：3357172