铁电存储器的故障研究及故障修复电路设计
发布时间：2021-08-31 06:51
铁电存储器是一类以具有铁电性的特殊材料制备的器件作为存储单元的存储器,它同时兼具了随机访问存储器的高读写速度和只读存储器的非易失性存储优点,填补RAM和ROM之间的空缺。随着集成电路制程的进步,存储器芯片中的存储单元尺寸越来越小,使得存储器中的存储阵列等电路在制造过程中更易受到非理想因素的影响而出现电路缺陷,进而可能使存储器出现存储功能故障。本文第二章以此为出发点,借助电路仿真,探究了铁电存储器的存储阵列中可能发生的物理缺陷,以及这些物理缺陷对应的故障表现形式,并结合铁电存储器的工作原理对相应故障的发生机理作了详细分析。在存储器的生产中,由于缺陷存储单元的存在,导致制得的存储器芯片中存在具有存储功能故障的芯片。为了降低制造成本,在存储器电路的设计中常常会预留一部分冗余存储单元用于替换故障的存储单元,以修复失效的存储器芯片,提高良率。随着存储器容量的不断提升,存储阵列的规模也不断扩大,随之涌现出诸多新的存储阵列电路架构。然而传统的基于熔丝编程的冗余修复方案在一些采用阵列分块设计的存储器应用中,存在不能在子阵列块之间共享冗余存储资源、冗余存储资源利用不充分以及修复成功率偏低等不足。针对这些...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：92 页
【学位级别】：硕士
【部分图文】：
PZT晶体的晶胞结构示意图
电子科技大学硕士学位论文58HIT_FLAG和匹配地址M_ADDR的状态与预期相符；同时，当存在数据匹配关系时，ROM可以正确输出对应的CFG_DATA。实现的功能与基于动态配置的冗余修复方案对TCAM和ROM的功能需求相符。图4-10TCAM与ROM的仿真结果4.4行地址译码逻辑的设计在前面的介绍中提到，本文设计的铁电存储器存储阵列电路中，分配给全局字线寻址的存储器访问地址字段为Addr[13:11]和Addr[10:2]，这两个地址字段包含的地址线位宽为12bit，将交由图4-5中的可编程行译码器组进行行地址译码，其输出的普通全局字线G_WL的数量为4096条。由于该地址字段包含的地址线位数较多，译码规模较大，为了更加高效地对这两个地址字段实现译码，减小关键路径延迟，本文设计了一种采用多级层次化译码的可编程行译码器组，其内部的层次化结构由图4-11~图4-15给出。该可编程行译码器组的设计中，将地址字段
第四章铁电存储器及故障修复电路的设计与实现65赋值及译码逻辑如图4-18所示。同样的，当且仅当CAC_CFG中的工作模式指令位为有效状态且HIT_FLAG也为有效状态时，MUX选择CAC_CFG中包含的配置数据作为CG_SEL；其余情况下，则将访问地址字段Addr[16:14]赋给CG_SEL。随后，3-8译码器将对CG_SEL信号译码，并将译码得到的One-hot编码形式的子阵列选择信号BLOCK_SEL输出，用于指示各个纵向子阵列小组和灵敏放大器组的工作状态。图4-17灵敏放大器的仿真波形Addr[16:14]CG_SEL[2:0]01CAC_CFGSELMUXHIT_FLAGBLOCK_SEL[7:0]3-8译码器图4-18纵向子阵列小组寻址逻辑示意图结合横向子阵列小组和纵向子阵列小组的寻址逻辑，给出图4-5中灵敏放大器
【参考文献】：
期刊论文
[1]后道互连工艺中钨塞和金属空洞的研究[J]. 顾学强. 集成电路应用. 2019(07)
[2]基于55 nm工艺大容量EFUSE烧写特性研究[J]. 武建宏,左卫松. 集成电路应用. 2018(06)
[3]几种新型非易失存储器的原理及发展趋势[J]. 蒋明曦,刘春岩. 微处理机. 2014(02)
[4]浅谈航天领域中的铁电存储器[J]. 赵添,张英杰,任思颖. 科技创新导报. 2010(36)
[5]应用于FRAM的集成铁电电容的研究[J]. 蔡道林,李平,张树人,翟亚红,阮爱武,刘劲松,陈彦宇,欧阳帆. 压电与声光. 2008(01)
[6]铁电电容工艺与标准CMOS工艺兼容性研究[J]. 翟亚红,李平,张树人,杨成韬,阮爱武,蔡道林,欧阳帆,陈彦宇. 压电与声光. 2007(05)
[7]存储器芯片激光修正技术及其应用[J]. 高华. 中国集成电路. 2002(09)
硕士论文
[1]Mn1-2xIrxWO4多铁性与Ca3(Ti1-xMnx)2O7铁电性的研究[D]. 王宏伟.南京大学 2019
[2]版图光刻工艺热点快速检测及修复技术研究[D]. 朱忠华.上海交通大学 2016
[3]高性能低功耗TCAM研究与实现[D]. 郑善兴.大连理工大学 2016
[4]嵌入式存储器可测性设计及片上修复技术研究[D]. 常海礁.西安电子科技大学 2013
[5]钛酸钡和钛酸锶钡纳米颗粒的制备、晶体结构及微波吸收性能的研究[D]. 夏峰.复旦大学 2012
[6]低冗余存储器相邻双错误纠正码设计[D]. 田欢.哈尔滨工业大学 2011
[7]深亚微米集成电路互连电阻异常分析及其解决方法[D]. 黄立凝.复旦大学 2010
[8]若干铁电体的磁学性质和极化特性的第一性原理研究[D]. 曹丹.湖南大学 2009
[9]铜互连工艺缺陷模式及其对集成电路良率的影响[D]. 孙宏.复旦大学 2009
本文编号：3374421
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：92 页
【学位级别】：硕士
【部分图文】：
PZT晶体的晶胞结构示意图
电子科技大学硕士学位论文58HIT_FLAG和匹配地址M_ADDR的状态与预期相符；同时，当存在数据匹配关系时，ROM可以正确输出对应的CFG_DATA。实现的功能与基于动态配置的冗余修复方案对TCAM和ROM的功能需求相符。图4-10TCAM与ROM的仿真结果4.4行地址译码逻辑的设计在前面的介绍中提到，本文设计的铁电存储器存储阵列电路中，分配给全局字线寻址的存储器访问地址字段为Addr[13:11]和Addr[10:2]，这两个地址字段包含的地址线位宽为12bit，将交由图4-5中的可编程行译码器组进行行地址译码，其输出的普通全局字线G_WL的数量为4096条。由于该地址字段包含的地址线位数较多，译码规模较大，为了更加高效地对这两个地址字段实现译码，减小关键路径延迟，本文设计了一种采用多级层次化译码的可编程行译码器组，其内部的层次化结构由图4-11~图4-15给出。该可编程行译码器组的设计中，将地址字段
第四章铁电存储器及故障修复电路的设计与实现65赋值及译码逻辑如图4-18所示。同样的，当且仅当CAC_CFG中的工作模式指令位为有效状态且HIT_FLAG也为有效状态时，MUX选择CAC_CFG中包含的配置数据作为CG_SEL；其余情况下，则将访问地址字段Addr[16:14]赋给CG_SEL。随后，3-8译码器将对CG_SEL信号译码，并将译码得到的One-hot编码形式的子阵列选择信号BLOCK_SEL输出，用于指示各个纵向子阵列小组和灵敏放大器组的工作状态。图4-17灵敏放大器的仿真波形Addr[16:14]CG_SEL[2:0]01CAC_CFGSELMUXHIT_FLAGBLOCK_SEL[7:0]3-8译码器图4-18纵向子阵列小组寻址逻辑示意图结合横向子阵列小组和纵向子阵列小组的寻址逻辑，给出图4-5中灵敏放大器
【参考文献】：
期刊论文
[1]后道互连工艺中钨塞和金属空洞的研究[J]. 顾学强. 集成电路应用. 2019(07)
[2]基于55 nm工艺大容量EFUSE烧写特性研究[J]. 武建宏,左卫松. 集成电路应用. 2018(06)
[3]几种新型非易失存储器的原理及发展趋势[J]. 蒋明曦,刘春岩. 微处理机. 2014(02)
[4]浅谈航天领域中的铁电存储器[J]. 赵添,张英杰,任思颖. 科技创新导报. 2010(36)
[5]应用于FRAM的集成铁电电容的研究[J]. 蔡道林,李平,张树人,翟亚红,阮爱武,刘劲松,陈彦宇,欧阳帆. 压电与声光. 2008(01)
[6]铁电电容工艺与标准CMOS工艺兼容性研究[J]. 翟亚红,李平,张树人,杨成韬,阮爱武,蔡道林,欧阳帆,陈彦宇. 压电与声光. 2007(05)
[7]存储器芯片激光修正技术及其应用[J]. 高华. 中国集成电路. 2002(09)
硕士论文
[1]Mn1-2xIrxWO4多铁性与Ca3(Ti1-xMnx)2O7铁电性的研究[D]. 王宏伟.南京大学 2019
[2]版图光刻工艺热点快速检测及修复技术研究[D]. 朱忠华.上海交通大学 2016
[3]高性能低功耗TCAM研究与实现[D]. 郑善兴.大连理工大学 2016
[4]嵌入式存储器可测性设计及片上修复技术研究[D]. 常海礁.西安电子科技大学 2013
[5]钛酸钡和钛酸锶钡纳米颗粒的制备、晶体结构及微波吸收性能的研究[D]. 夏峰.复旦大学 2012
[6]低冗余存储器相邻双错误纠正码设计[D]. 田欢.哈尔滨工业大学 2011
[7]深亚微米集成电路互连电阻异常分析及其解决方法[D]. 黄立凝.复旦大学 2010
[8]若干铁电体的磁学性质和极化特性的第一性原理研究[D]. 曹丹.湖南大学 2009
[9]铜互连工艺缺陷模式及其对集成电路良率的影响[D]. 孙宏.复旦大学 2009
本文编号：3374421
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3374421.html
