低电压SRAM内建自测试的算法研究与电路实现

发布时间：2021-08-31 23:40

　　静态随机存储器（SRAM）在大规模芯片中的占比越来越大,人们为了追求性能而缩小制造工艺、为了减小功耗而降低供电电压、为了增加容量而提高存储密度,使得SRAM更加容易“敏感”,更易发生故障。因此,保证高可靠性的低电压SRAM测试成为制约芯片成本、保证芯片良率的关键。本文围绕故障覆盖率这一指标,综合考虑测试时间和测试成本等因素,提出了一种面向弱故障的BIST测试方案。首先介绍了低电压SRAM经典设计架构和常见的故障模型,对比分析了低电压SRAM两种常见的测试技术,即面向存储单元的DFT技术和面向存储阵列的BIST技术。其次,本文探索分析了低电压SRAM的故障敏感性和故障测试方法有效性,并在此基础上提取出了三种弱故障模型:存储单元弱故障（Cell Weak Fault,CWF）、译码器字线弱故障（Decoder WL Weak Fault,DWWF）和写驱动位线弱故障（Writer BL Weak Fault,WBWF）。接着,在March C+算法、Checkerboard算法和三种弱故障机理研究的基础上,根据临界电阻的定义推演出三种弱故障对应的测试元素。最后,根据棋盘数据背景比传统数据背... 

【文章来源】：南京邮电大学江苏省

【文章页数】：83 页

【学位级别】：硕士

【部分图文】：

（a）双层镶嵌工艺的铜互连线；（b）铜互连线与通孔的不良接触面；（c）互连线上的弱开路缺陷；（d）易出现缺陷的通孔想要研究存储器的测试方法，就必须先研究存储器的故障模型

13图 2.8 3*3 SRAM 电路结构[52]化性质类故障故障敏化所需要的操作复杂度进行划分的故障就是敏化性质类故障，根据分为静态故障和动态故障，其中静态故障所占比重更大[53]。静态故障和动成简单故障和耦合故障，如下图 2.9 所示。为了充分描述故障行为，一般采、R 的不同组合方式进行表征。其中，①S 描述触发存储器故障行为的操作作，通常情况下 S∈{0，1，0w0，1w1，0w1，1w0，0r0，1r1}，其中 0（1，0w0（1w1）代表对存储 0（1）的单元进行写 0（1）操作，0w1（1w0）写操作，0r0（1r1）代表对存储 0（1）的单元进行读 0（1）操作；②F 描或状态值，F ∈{0，1}；③R 描述读操作的输出结果，R∈{0，1，-}，“-

图 2.13 RES 技术[61]]提出一种双端读出 DFT 电路结构，即双端检测（DoubleSensing，示。所谓双端检测，即在读操作所处的单个周期内，两个并联的灵敏A）会对位线电压差|VBL-VBLB|进行两次采样，经过计算后输出更精AM 电路，该 DFT 技术完成了两个位置的电路改进。首先，为了在稳定性带来的影响、加速单元的翻转，在每对位线之间插入了两两次采样操作，在每对位线上多增加了一个受测试信号控制的 S


本文编号：3375834