65nm工艺下高速运算单元及容软错功能设计

发布时间：2021-09-02 21:18

　　微处理器是电子系统的核心部件之一,而运算单元决定了微处理器的性能,因此研究高速运算单元对提高微处理器性能具有重要意义。本文设计了64位高速加法器和高速移位器。此外,在某些特殊应用场合,比如航天领域,对微处理器的可靠性要求很高,因此本文还研究了运算单元的容软错方法。研究成果包括以下几点:1)优化了混合型加法器的版图布局。采用优化的混合型加法器结构,设计实现了一种全定制高速加法器。实现了较小的版图面积,达到了较高的性能。2)设计优化了一种基于混合结构的高速移位器,并完成电路设计和版图设计。实现版图面积较为合理,性能得到一定改善。3)提出了一种基于天然冗余资源的容软错技术,并设计实现了一种可以运算32位模式和64位模式的容软错加法器。该加法器可以平均修复85.87%的随机注入脉冲。而且,实现了面积和延时的低开销。本文设计了64位高速加法器和移位器,功能正确,性能得到一定改善。本文还设计了一种容软错加法器,容软错能力强,开销低,取得了预期成果,对运算单元的高速设计和容软错设计具有一定的指导意义。 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：66 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 课题研究背景
        1.1.1 X处理器中的整数执行部件
        1.1.2 软错误机理
    1.2 国内外相关研究
        1.2.1 运算单元性能的发展
        1.2.2 软错误的发展
    1.3 课题研究内容
    1.4 文章组织
第二章 基于混合结构的高速加法器设计
    2.1 混合型高速加法器算法
    2.2 混合型高速加法器电路设计
        2.2.1 电路风格分析
        2.2.2 混合型高速加法器电路设计
    2.3 混合型高速加法器版图设计
        2.3.1 布图规划
        2.3.2 单元版图设计
        2.3.3 全局版图设计
    2.4 混合型高速加法器模拟验证
        2.4.1 模拟环境
        2.4.2 模拟结果及分析
    2.5 本章小结
第三章 基于混合结构的高速移位器设计
    3.1 混合型高速移位器算法研究
    3.2 混合型高速移位器电路设计
        3.2.1 数据扩展
        3.2.2 数据选择
        3.2.3 数据移位
    3.3 混合型高速移位器版图设计
    3.4 混合型高速移位器模拟验证
        3.4.1 模拟环境
        3.4.2 模拟结果及分析
    3.5 本章小结
第四章 基于天然冗余资源的容软错加法器设计
    4.1 组合逻辑电路的软错误
    4.2 组合逻辑电路容软错技术
        4.2.1 TMR
        4.2.2 DMR
        4.2.3 DTS
        4.2.4 STS
    4.3 基于天然冗余资源的容软错加法器设计
    4.4 容软错加法器模拟验证
        4.4.1 模拟方法
        4.4.2 模拟结果及分析
    4.5 本章小结
第五章 总结与展望
    5.1 全文工作总结
    5.2 工作展望
致谢
参考文献
作者在学期间取得的学术成果


【参考文献】：
硕士论文
[1]基于90nm工艺的整数运算部件设计与优化[D]. 陈建梅.国防科学技术大学 2009
[2]高性能算术逻辑部件研究与全定制设计[D]. 孙岩.国防科学技术大学 2005
[3]深亚微米IC物理设计中的信号完整性研究[D]. 王胤翔.东南大学 2005



本文编号：3379750