高清视频解码芯片中SDRAM存储器接口的设计与优化

发布时间：2021-09-05 12:25

　　随着数字音视频产业的发展和音视频编解码技术的进步,对视频解码器硬件设计的要求越来越高。解码过程中大量的中间数据是靠存储器来处理的,SDRAM的固有性质以及高清视频解码中庞大的数据量,决定了要实现高清实时解码必须最大限度的提高SDRAM的数据访问效率,这就要求设计一种可行并且高效的SDRAM控制方案。 本论文根据AVS和H.264高清视频解码的特点,结合动态存储器的特性,对高清视频解码系统中存储器的调度优化进行了分析,并通过中科院研究项目“风芯”系列芯片的设计,详细介绍了视频解码芯片的设计过程。通过采用内存图像地址的重映射、各个模块向存储器请求的访问次序的协调优化、读写次序的适当协调、用状态预测的方式进行高效的多管道协调控制以及消除空闲状态周期等多个方法,分别针对SDR SDRAM和DDR SDRAM,设计了多bank协调操作的存储器接口模块。 经验证,本论文设计的存储器接口模块的数据通讯效率完全满足AVS及H.264高清视频解码需要,在解码过程中能达到80%以上的数据通讯率。该设计也可用于其他对存储器效率要求较高的场合。 

【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校

【文章页数】：66 页

【学位级别】：硕士

【部分图文】：

基于HDL的数字IC设计流程

性和空域相关性，采用具有针对性的预测技术和补偿技术，再加上其他一些压缩工具来实现的。图2一2和2一3是视频编码器和解码器的模型，分别表示出了视频压缩和解压缩的基本流程。图2一视频解码器模型在视频编码器模型中，当前编码图像Fn中的当前处理块或者采用帧间(Inte)r的运动预测和运动补偿，或者采用帧内(Intr)a预测方式，两种预测方式中，当前块和预测块相减所产生的残差数据都进入变换和量化单元，再经过重排序

.2.32SDRAM的结构以及接口先以SDRSDRAM为例来介绍动态存储器的接口和内部结构。图2一4是Mciorn公司的一种SDRSDRAM内存的结构示意图，其接口有如下几类:图2一4Mieron公司的SDRAM结构示意图1.时钟接口:CKE和CLKCLK接口给SDRAM提供同步时钟信号，它是由系统时钟驱动的。SDRAM中所有命令，地址的输入都是在CLK的上升沿采样传输，SDRAM内部对数据的操作也是以CLK提供的时钟为基准。CKE是标志cLK有效的一个信号，在CKE为低时，时钟信号无效并且SDRAM进入省电模式。如果系统发出REFRESH指令，则存储器进入自刷新状态

【参考文献】：
期刊论文
[1]基于FPGA的DDR SDRAM控制器的实现[J]. 吴健军,初建朋,赖宗声.  微计算机信息. 2006(02)
[2]视频解码器验证板的DDR SDRAM控制器的实现[J]. 昝春华,林涛,焦孟草,周开伦.  现代电子技术. 2005(24)
[3]基于AMBA总线的DDR2 SDRAM控制器研究与实现[J]. 张凯,李云岗.  微电子学与计算机. 2005(09)
[4]总线数据宽度可配置DDR传输的FPGA设计与实现[J]. 刘勤让,邬江兴.  计算机工程与应用. 2005(12)
[5]DDR2 SDRAM控制器的设计与实现[J]. 赵天云,王洪迅,郭雷,毕笃彦.  微电子学与计算机. 2005(03)
[6]使用Verilog实现基于FPGA的SDRAM控制器[J]. 曹华,邓彬.  今日电子. 2005(01)
[7]多路读写的SDRAM接口设计[J]. 赵丕凤,徐元欣,赵亮,李式巨.  电子技术应用. 2002(09)
[8]SDRAM视频存储控制器的设计与实现[J]. 罗玉平,施业斌,尹社广,陈海涛.  微型机与应用. 2002(09)

硕士论文
[1]MPEG4视频解码系统的设计与实现[D]. 程培星.西安电子科技大学 2005
[2]H.264视频编码标准的研究与优化实现[D]. 张帆.清华大学 2004



本文编号：3385345