基于信号完整性分析的SAS扩展器设计

发布时间：2021-10-13 13:27

　　存储接口串行化已成为高性能I/O技术的发展趋势,SAS（Serial Attached SCSI）是新兴的串行磁盘连接技术。SAS接口芯片、适配器、硬盘驱动器和SAS扩展器构成一个SAS存储系统,其中,SAS扩展器是这个系统中的核心设备,实现多发起端至多目标端的数据交换,数据传输速率高达3Gbps。高传输速率提高了存储系统的性能,同时也带来信号串扰的隐患,导致数据传输出错的可能性增加。另外,集成电路开关速度的提高以及PCB （Printed Circuit Board）板密度的增加,也使得元器件和PCB板的参数、元器件在PCB板上的布局、传输线在PCB板上的拓扑结构等因素引起信号完整性问题,导致系统工作不稳定,影响系统的互通性。必须在高速PCB设计过程中充分考虑这些因素,并采取相应的控制措施,保证信号的完整。对高速电路设计和高速PCB设计技术进行了研究和分析,目标设备是能在SAS存储系统中稳定工作的高质量SAS扩展器。反射、串扰、同步开关噪声等主要信号完整性问题在文中进行了深入剖析,针对实际项目提出了潜在的问题;对传输线阻抗计算方法进行了探讨,提出了阻抗匹配的策略;研究了信号层间串扰的... 

【文章来源】：华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校

【文章页数】：58 页

【学位级别】：硕士

【部分图文】：

图3.3时钟信号负载端的并行端接

的每一个电源引脚都要有一个 0.01μF~0.1μF 的电容(如果一个 IC 有多个电源引脚，并且离的很近，可以几个电源引脚公用一个电容)，对于功耗比较大一点的 IC 另外还要有一个 10μF~100μF 的电解电容或钽电容。SAS 扩展器中对芯片的电源引脚去耦电容的选择如图 3.6 所示。

D 为传输线直径，H 为线长。从公式中可以得出结论：在电流回路上，离信号线越近的位置，电流的密度越大，这种情况下整个回路的面积最小，因而电感也最小。同时可以想象，信号线和回路如果离的很近，两者电流大小近似相等，方向相反，在外部空间产生的磁场可以相互抵消，因此对外界的 EMI 也很小。所以，在叠层设置时最好保证每个信号走线层都有很近的地平面层相对应，本课题 PCB 叠层设计如图 4.2 所示。

【参考文献】：
期刊论文
[1]高速数字电路的传输线效应分析[J]. 郝志松,闵洁,陈晖.  无线电通信技术. 2005(05)
[2]高速电路的信号完整性分析[J]. 孙宇贞.  电子技术应用. 2005(03)
[3]高速数字电路中信号完整性及仿真策略[J]. 周传璘,陈伟.  孝感学院学报. 2004(06)
[4]高速数字电路中的终端匹配技术[J]. 康壮.  声学与电子工程. 2004(01)
[5]高速数字设计中的信号完整性问题[J]. 夏军成.  舰船电子对抗. 2003(04)
[6]高频PCB设计中出现的干扰分析及对策[J]. 李勇明,曾孝平.  电子工艺技术. 2003(01)
[7]VIA及其设计与实现[J]. 谢军,焦振强,唐瑞春,都志辉.  计算机工程. 2002(10)



本文编号：3434757