漏电流和寄生电容引起的DRAM故障识别

发布时间：2021-10-16 13:10

　　多种来源的漏电流和寄生电容会引起DRAM的故障。在DRAM开发期间,工程师需仔细评估这些故障模式,当然也应该考虑工艺变化对漏电流和寄生电容的影响。通过使用预期工艺流程和工艺变化来"虚拟"构建3D器件,然后分析不同工艺条件下的寄生和晶体管效应,可以简化DRAM的下一代寻径过程。 

【文章来源】：中国电子商情(基础电子). 2020,(Z2)

【文章页数】：4 页

【部分图文】：

DRAM存储单元；(b)单元晶体管中的栅诱导漏极泄漏电流(GIDL);(c)位线接触(BLC)与存储节点接触(SNC)之间的电介质泄漏；(d)DRAM电容处的电介质泄漏

虚拟制造平台SEMulator3D可使用设计和工艺流数据来构建DRAM器件的3D模型。完成器件的“虚拟”制造之后，用户可通过SEMulator3D查看器从任意方向观察漏电路径，并且可以计算推导出总的漏电值。这一功能对了解工艺变化对DRAM漏电流的影响大有帮助。SEMulator3D中的漂移/扩散求解器能提供电流-电压(IV)分析，包括GIDL和结点漏电计算，以实现一体化设计技术的协同优化。用户还可以通过改变设计结构、掺杂浓度和偏置强度，来查看漏电值的变化。图3(a)和(b)带BLC残留和不带BLC残留结构中BLC和SNC之间的漏电流；(c)电压扫描下总漏电流的变化

图2(a)在不同漏极电压下，栅极电压和漏极电流的变化曲线；(b)在不同栅极氧化层厚度(+/-1nm)下，栅极电压和漏极电流的变化曲线图2表明GIDL会随着栅极氧化层厚度的变化而增加。栅极氧化层越薄，建模器件的栅极与漏极之间的电势越高。


本文编号：3439864