SATA2.0加解密接口芯片控制模块的设计与实现
发布时间：2021-11-16 09:09
随着信息时代的到来,硬盘已经是信息存储的主要媒介之一,其接口标准也从传统的PATA发展到现在的SATA（Serial ATA）。SATA硬盘与传统的PATA硬盘比较,它具有热插拔、传输速率快、执行效率高等明显优势。SATA2.0是SATA的第二代标准,它使硬盘的外部传输速率理论值从第一代的1.5Gbps提高到了3Gbps。此外,SATA硬盘还具有线缆少而细、功耗低、后向兼容ATA等一系列优点。所以,现在市场上的主流硬盘都是基于SATA2.0接口标准的。如果载有重要资料的硬盘丢失、失窃或者是被有预谋的盗窃,对国家或者企业造成的损失是不可估量的。而国内现在还没有SATA的自主知识产权芯片,所以SATA2.0接口的加解密控制芯片不论是对于国家信息安全还是商业利益都有很高的研究价值和使用价值。本文首先简单分析了SATA2.0协议,包括物理层、链路层、传输层和命令层,并针对本设计所特别关注的部分做了详细的介绍。接着基于数字电路设计的思想,提出了本次设计的系统架构和设计思路,将整个系统划分为物理层接口单元模块（PIU）、发送控制模块（SCM）、接收判断模块（RE）、数据处理模块（DPM）、发送接口...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：130 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 论文研究背景
1.1.1 信息安全定义和内容
1.1.2 信息安全的全新时代
1.2 课题的引出和其意义
1.2.1 保护计算机和硬盘的重要性
1.2.2 硬盘接口类型
1.2.3 加密技术简介
1.2.4 研究SATA2.0 硬盘加解密技术的意义
1.3 SATA2.0 加解密控制芯片设计的难点和本人的工作
1.4 论文安排
第二章 SATA2.0 协议简单介绍
2.1 SATA 的结构
2.2 SATA 物理层协议
2.2.1 物理层功能
2.2.2 物理层实现框图
2.2.3 物理层上电启动过程
2.3 SATA 链路层协议
2.3.1 链路层功能
2.3.2 8b/10b 编码规则
2.3.3 原语（Primitives）
2.3.4 CRC 和扰码
2.4 SATA 传输层协议
2.4.1 传输层功能
2.4.2 FIS 类型
2.5 SATA 命令层协议
2.5.1 DMA 读协议（DMA read by host from device）
2.5.2 DMA 写协议（DMA write by host to device）
2.5.3 PIO 读协议（PIO data read from the device）
2.5.4 PIO 写协议（PIO data write to the device）
2.5.5 DMA 排队读协议（ATA Tagged Command Queuing DMA read from device）
2.5.6 DMA 排队写协议（ATA Tagged Command Queuing DMA write to device）
2.5.7 需要加解密处理的命令
2.6 本章小结
第三章 SATA2.0 加解密系统设计与模块划分
3.1 系统架构设计思路
3.1.1 数字系统设计方法
3.1.2 虚拟主机与虚拟设备
3.1.3 控制结构与数据通路
3.1.4 系统架构实现
3.2 各模块功能介绍
3.2.1 发送控制模块（SCM）
3.2.2 接收判断模块（RE）
3.2.3 物理层接口模块（PIU）
3.2.4 发送接口引擎（SIE）
3.2.5 数据处理模块（DPM）
3.2.6 加解密接口模块（ENCP）
3.2.7 定时器（TIMER）
3.3 系统工作原理
3.3.1 原语处理方式
3.3.2 配置帧处理方式
3.3.3 不需要加解密的帧处理方式
3.3.4 需要加解密的帧处理方式
3.4 本章小结
第四章 SATA2.0 加解密系统控制逻辑与ENCP 模块的详细设计
4.1 数字逻辑设计
4.1.1 FPGA 设计流程简介
4.1.2 RTL 可综合代码编码风格（Coding Style）
4.1.3 状态机设计
4.2 控制模块详细设计
4.2.1 模块划分以及接口信号定义
4.2.2 主状态机（SCM_MC）
4.2.3 左边接收控制状态机（SCM_LRC）
4.2.4 左边发送控制状态机（SCM_LSC）
4.2.5 右边接收控制状态机（SCM_RRC)
4.2.6 右边发送控制状态机（SCM_RSC）
4.2.7 ALIGN 计数状态机
4.2.8 状态机仿真
4.3 加解密接口模块（ENCP）详细设计
4.3.1 模块划分以及接口信号定义
4.3.2 异步FIFO 设计
4.3.3 I2C 接口详细设计
4.3.4 I2C 接口仿真
4.3.5 SPI-3 接口详细设计
4.3.6 SPI-3 接口仿真
4.3.7 ENCP 模块的综合测试
4.4 本章小结
第五章 SATA2.0 加解密系统验证和测试
5.1 系统验证
5.1.1 验证技术和验证方法
5.1.2 验证环境
5.1.3 验证举例
5.1.4 验证结论
5.2 系统测试
5.2.1 测试环境以及测试相关硬件
5.2.2 数据传输测试
5.2.3 性能测试
5.2.4 测试结论
5.3 本章小结
第六章 总结和展望
6.1 总结
6.2 展望
致谢
参考文献
个人简历、在学期间的研究成果及发表的学术论文
【参考文献】：
硕士论文
[1]基于FPGA的SATA2.0加密桥控制器的设计与研究[D]. 郑先翔.电子科技大学 2009
[2]基于FPGA的SATA2.0加解密接口芯片的设计验证及测试[D]. 黄衎.电子科技大学 2009
[3]SATA2.0硬盘加解密接口芯片数据通路的设计与FPGA实现[D]. 龙羽.电子科技大学 2009
本文编号：3498571
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：130 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 论文研究背景
1.1.1 信息安全定义和内容
1.1.2 信息安全的全新时代
1.2 课题的引出和其意义
1.2.1 保护计算机和硬盘的重要性
1.2.2 硬盘接口类型
1.2.3 加密技术简介
1.2.4 研究SATA2.0 硬盘加解密技术的意义
1.3 SATA2.0 加解密控制芯片设计的难点和本人的工作
1.4 论文安排
第二章 SATA2.0 协议简单介绍
2.1 SATA 的结构
2.2 SATA 物理层协议
2.2.1 物理层功能
2.2.2 物理层实现框图
2.2.3 物理层上电启动过程
2.3 SATA 链路层协议
2.3.1 链路层功能
2.3.2 8b/10b 编码规则
2.3.3 原语（Primitives）
2.3.4 CRC 和扰码
2.4 SATA 传输层协议
2.4.1 传输层功能
2.4.2 FIS 类型
2.5 SATA 命令层协议
2.5.1 DMA 读协议（DMA read by host from device）
2.5.2 DMA 写协议（DMA write by host to device）
2.5.3 PIO 读协议（PIO data read from the device）
2.5.4 PIO 写协议（PIO data write to the device）
2.5.5 DMA 排队读协议（ATA Tagged Command Queuing DMA read from device）
2.5.6 DMA 排队写协议（ATA Tagged Command Queuing DMA write to device）
2.5.7 需要加解密处理的命令
2.6 本章小结
第三章 SATA2.0 加解密系统设计与模块划分
3.1 系统架构设计思路
3.1.1 数字系统设计方法
3.1.2 虚拟主机与虚拟设备
3.1.3 控制结构与数据通路
3.1.4 系统架构实现
3.2 各模块功能介绍
3.2.1 发送控制模块（SCM）
3.2.2 接收判断模块（RE）
3.2.3 物理层接口模块（PIU）
3.2.4 发送接口引擎（SIE）
3.2.5 数据处理模块（DPM）
3.2.6 加解密接口模块（ENCP）
3.2.7 定时器（TIMER）
3.3 系统工作原理
3.3.1 原语处理方式
3.3.2 配置帧处理方式
3.3.3 不需要加解密的帧处理方式
3.3.4 需要加解密的帧处理方式
3.4 本章小结
第四章 SATA2.0 加解密系统控制逻辑与ENCP 模块的详细设计
4.1 数字逻辑设计
4.1.1 FPGA 设计流程简介
4.1.2 RTL 可综合代码编码风格（Coding Style）
4.1.3 状态机设计
4.2 控制模块详细设计
4.2.1 模块划分以及接口信号定义
4.2.2 主状态机（SCM_MC）
4.2.3 左边接收控制状态机（SCM_LRC）
4.2.4 左边发送控制状态机（SCM_LSC）
4.2.5 右边接收控制状态机（SCM_RRC)
4.2.6 右边发送控制状态机（SCM_RSC）
4.2.7 ALIGN 计数状态机
4.2.8 状态机仿真
4.3 加解密接口模块（ENCP）详细设计
4.3.1 模块划分以及接口信号定义
4.3.2 异步FIFO 设计
4.3.3 I2C 接口详细设计
4.3.4 I2C 接口仿真
4.3.5 SPI-3 接口详细设计
4.3.6 SPI-3 接口仿真
4.3.7 ENCP 模块的综合测试
4.4 本章小结
第五章 SATA2.0 加解密系统验证和测试
5.1 系统验证
5.1.1 验证技术和验证方法
5.1.2 验证环境
5.1.3 验证举例
5.1.4 验证结论
5.2 系统测试
5.2.1 测试环境以及测试相关硬件
5.2.2 数据传输测试
5.2.3 性能测试
5.2.4 测试结论
5.3 本章小结
第六章 总结和展望
6.1 总结
6.2 展望
致谢
参考文献
个人简历、在学期间的研究成果及发表的学术论文
【参考文献】：
硕士论文
[1]基于FPGA的SATA2.0加密桥控制器的设计与研究[D]. 郑先翔.电子科技大学 2009
[2]基于FPGA的SATA2.0加解密接口芯片的设计验证及测试[D]. 黄衎.电子科技大学 2009
[3]SATA2.0硬盘加解密接口芯片数据通路的设计与FPGA实现[D]. 龙羽.电子科技大学 2009
本文编号：3498571
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3498571.html
