基于ECC和BISR的嵌入式存储器在线自愈研究
发布时间：2022-01-08 04:38
随着集成电路技术的不断发展,SoC芯片集成度越来越高,一块手机芯片上能够集成上亿个晶体管,芯片的故障发生概率也随之增大。而其中占芯片面积最大的就是嵌入式存储器。因此在芯片的生产,出厂和使用过程中对嵌入式存储器进行检测和修复越来越重要。尤其是在使用过程中的在线检测和修复,可以发现在离线检测中难以发现的问题,快速修复故障,提高存储器使用寿命。所以,如何更好地实现嵌入式存储器在线检测和自愈就成了当前研究的重要问题,也是本文研究的主要问题。本文主要研究内容如下:（1）对嵌入式存储器的故障类型进行了研究,尤其是针对老化过程,记录下故障发生地址,按照瞬时故障,间歇性故障和永久性故障的分类方法进行分类,便于后续对于故障的预测;（2）研究了存储器的在线内建自测试,并且在原有的测试方案基础上进行改进,提出了较小面积占用的临时寄存器测试方法。使用离线测试中的March C-算法进行测试,但是对于测试单元内数据先用临时寄存器进行备份。在测试过程中,为了减小临时存储器面积以及覆盖测试故障,采用对存储单元两两测试的方法,这样每次只需要备份两个字,并且可以检测所有单元之间的耦合故障;（3）对存储器进行了老化研究,...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：73 页
【学位级别】：硕士
【部分图文】：
图１－１嵌入式存储器占芯片面积变化趋势??１??
?第二＾嵌入式存储器故障分类???第二章嵌入式存储器故障分类??对存储器进行自愈研究首先要了解存储器的基本结构，从＿本结构出发，研究??其故障类型及原囡４从而根据研究需求构建合适的故障模型进行研究。在这一章中??主要介绍了存储器的棊本结构，常见的故障类型以及本文中的故障判定方式。??２．１嵌入式存储器结构??对于存储器，按照其特点，可以分为：只读存储器（ＲＯＭ）、非易失性读写存??储器（ＮＶＲＷＭ）、随机存取存储器（ＲＡＭ）、顺序存取存储器（ＳＡＭ）、闪存（Ｆｌａｓｈ??Ｍｅｎｏｒｙ）等类型，其中随机存取存储器又可分为静态随机存取存储器（ＳＲＡＭ）和??动态随机存取存储器（ＤＲＡＭ）。在本文中４研究的是静态随机存取存储器（ＳＲＡＭ）。??嵌入式存储器模块是ＳｏＣ系统中的基础模块，也是占用片上面积较大的模块。??其基础功能结构如图２－１所示。主存部分是由最基础的存储单元构成存储矩阵，国＇??此要对生存中的某一个单元进行读写操作，需要得到该单元的地址，通过地址线送??到行选和列选来确定改单元。同时数据通过数据线读入和读出，并由读写电路和数??据寄存器实现。而控制读写操作的控制命令由控制线读入，由控制电路进行控制操??作。???列賴？?列译码器??—?０??——ＭＬ?｜?〇?主存??器??０???？读写电路??介??Ｉ?＊？控芾电路??１??地址输入数据控制信号?输出数据??图２－１嵌入式存储器功能结构??７??
?电子科技大学硕士学位论文???主存中的存储器单元一般由６个晶体管构成，其结构如图２－２［１］所示：包括两??个载入部件（Ｔ１和Ｔ２，均为ＰＭＯＳ），两个存储部件（ＳＴ和ＳＦ，均为ＮＭＯＳ），??两个通路晶体管（ＰＴ和ＰＦ，均为ＮＭＯＳ）。正常状态下存储部件没有电流经过，??固定不变，只有当外部发生变化时，其状态才会发生变化。通过甩具有瓦补值的数??据驱动线ＢＬ和兩：，然后将字线＜ＷＬ）驱动为高电平，从而将数据写入单元。此??时由于两条驱动线的驱动力比存储单元保留其原有信息的力要大＊所以存储单元??会被强制为ＢＬ和￥上表示的状态。如果要读取数据，通常先将ＢＬ和都预充电??到高电平，然后将ＷＬ驱动到高电平，此时单元中的数据将拉低两条位线之一。此??时ＢＬ和瓦线上的差分信号被读取电路放大，并通过数据寄存器读出。读取ＳＲＡＭ??单元是非破唤醒的过程，Ｂ卩，在读取操作之后，单元的逻辑状态保持相同。由于每??个存储单元的结构基本相同，所以存储器的故障类型也基本相似，对于发生故障的??规律可以进行预测。??ＢＬ?Ｖｄ＿ｄ?Ｂｌ??丁］］卜｜?｜Ｈ［Ｔ２??Ｐｔ?＿，Ｐｆ，???ｌ＿ｌ?ｌ—ｌ??ＳｔＪ］｜—?—ＩＣｊＳｐ??Ｉ?Ｖｓｓ??ＷＬ?????图２－２六晶体着存储单元结构??行译码器和列译码器通过对地址信号的译码获取需要的存储单元在存储器中??的位置。行译码器控制字线，列译码器控制位线。行译码器从存储阵列中选择一个??行，如图２－３（ａ）所示，是一个ＰＭＯＳ负载的译码器。译码器的输入是地址是到??，输出的是字线。Ｓ行译码器选择一条字线时，沿该字线的所有单元均被激活??
【参考文献】：
期刊论文
[1]基于存储器内建自测试的全速测试设计[J]. 张立博,唐威,颜伟,李俊玲. 微电子学与计算机. 2018(11)
[2]利用内容可寻址技术的存储器BISR方法[J]. 谢远江,王达,胡瑜,李晓维. 计算机辅助设计与图形学学报. 2009(04)
[3]Weibull分布参数估计方法及其应用[J]. 张秀芝. 气象学报. 1996(01)
硕士论文
[1]嵌入式存储器内建自测试技术的研究[D]. 王东洋.西安电子科技大学 2017
[2]嵌入式存储器在线容错技术研究[D]. 李嘉铭.哈尔滨工业大学 2011
本文编号：3575903
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：73 页
【学位级别】：硕士
【部分图文】：
图１－１嵌入式存储器占芯片面积变化趋势??１??
?第二＾嵌入式存储器故障分类???第二章嵌入式存储器故障分类??对存储器进行自愈研究首先要了解存储器的基本结构，从＿本结构出发，研究??其故障类型及原囡４从而根据研究需求构建合适的故障模型进行研究。在这一章中??主要介绍了存储器的棊本结构，常见的故障类型以及本文中的故障判定方式。??２．１嵌入式存储器结构??对于存储器，按照其特点，可以分为：只读存储器（ＲＯＭ）、非易失性读写存??储器（ＮＶＲＷＭ）、随机存取存储器（ＲＡＭ）、顺序存取存储器（ＳＡＭ）、闪存（Ｆｌａｓｈ??Ｍｅｎｏｒｙ）等类型，其中随机存取存储器又可分为静态随机存取存储器（ＳＲＡＭ）和??动态随机存取存储器（ＤＲＡＭ）。在本文中４研究的是静态随机存取存储器（ＳＲＡＭ）。??嵌入式存储器模块是ＳｏＣ系统中的基础模块，也是占用片上面积较大的模块。??其基础功能结构如图２－１所示。主存部分是由最基础的存储单元构成存储矩阵，国＇??此要对生存中的某一个单元进行读写操作，需要得到该单元的地址，通过地址线送??到行选和列选来确定改单元。同时数据通过数据线读入和读出，并由读写电路和数??据寄存器实现。而控制读写操作的控制命令由控制线读入，由控制电路进行控制操??作。???列賴？?列译码器??—?０??——ＭＬ?｜?〇?主存??器??０???？读写电路??介??Ｉ?＊？控芾电路??１??地址输入数据控制信号?输出数据??图２－１嵌入式存储器功能结构??７??
?电子科技大学硕士学位论文???主存中的存储器单元一般由６个晶体管构成，其结构如图２－２［１］所示：包括两??个载入部件（Ｔ１和Ｔ２，均为ＰＭＯＳ），两个存储部件（ＳＴ和ＳＦ，均为ＮＭＯＳ），??两个通路晶体管（ＰＴ和ＰＦ，均为ＮＭＯＳ）。正常状态下存储部件没有电流经过，??固定不变，只有当外部发生变化时，其状态才会发生变化。通过甩具有瓦补值的数??据驱动线ＢＬ和兩：，然后将字线＜ＷＬ）驱动为高电平，从而将数据写入单元。此??时由于两条驱动线的驱动力比存储单元保留其原有信息的力要大＊所以存储单元??会被强制为ＢＬ和￥上表示的状态。如果要读取数据，通常先将ＢＬ和都预充电??到高电平，然后将ＷＬ驱动到高电平，此时单元中的数据将拉低两条位线之一。此??时ＢＬ和瓦线上的差分信号被读取电路放大，并通过数据寄存器读出。读取ＳＲＡＭ??单元是非破唤醒的过程，Ｂ卩，在读取操作之后，单元的逻辑状态保持相同。由于每??个存储单元的结构基本相同，所以存储器的故障类型也基本相似，对于发生故障的??规律可以进行预测。??ＢＬ?Ｖｄ＿ｄ?Ｂｌ??丁］］卜｜?｜Ｈ［Ｔ２??Ｐｔ?＿，Ｐｆ，???ｌ＿ｌ?ｌ—ｌ??ＳｔＪ］｜—?—ＩＣｊＳｐ??Ｉ?Ｖｓｓ??ＷＬ?????图２－２六晶体着存储单元结构??行译码器和列译码器通过对地址信号的译码获取需要的存储单元在存储器中??的位置。行译码器控制字线，列译码器控制位线。行译码器从存储阵列中选择一个??行，如图２－３（ａ）所示，是一个ＰＭＯＳ负载的译码器。译码器的输入是地址是到??，输出的是字线。Ｓ行译码器选择一条字线时，沿该字线的所有单元均被激活??
【参考文献】：
期刊论文
[1]基于存储器内建自测试的全速测试设计[J]. 张立博,唐威,颜伟,李俊玲. 微电子学与计算机. 2018(11)
[2]利用内容可寻址技术的存储器BISR方法[J]. 谢远江,王达,胡瑜,李晓维. 计算机辅助设计与图形学学报. 2009(04)
[3]Weibull分布参数估计方法及其应用[J]. 张秀芝. 气象学报. 1996(01)
硕士论文
[1]嵌入式存储器内建自测试技术的研究[D]. 王东洋.西安电子科技大学 2017
[2]嵌入式存储器在线容错技术研究[D]. 李嘉铭.哈尔滨工业大学 2011
本文编号：3575903
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3575903.html
