EEPROM X84041芯片的逆向设计

发布时间：2023-01-30 20:45

　　电可擦除可编程只读存储器（EEPROM）主要应用于智能IC卡,微型计算机等各种需要对信息存取的场合。EEPROM分为并行和串行两种。串行EEPROM具有体积小、成本低、电路连接线少等优点。我课题研究的内容是1.2μm N阱CMOS工艺制作的8K×8串行EEPROM逆向设计。课题是在东北微电子研究所完成的。 本设计从版图照片中提取逻辑图开始,提取出电路图后,分析电路的工作原理和逻辑功能。该电路分为存储矩阵和外围控制电路两大部分。本EEPROM存储矩阵为256×256阵列,对存储单元的工作原理、结构、版图、工艺方面进行了详尽的分析。外围电路包括:保护电路、HV电路、高压产生电路、控制电路、译码电路、灵敏放大电路、八位锁存器、八位移位寄存器等。为了确定电路工作原理与逻辑功能的分析正确与否,对主要功能块进行了计算机逻辑验证和仿真。版图设计规则,首先从原版图照片中提取出原设计规则,然后根据东北微电子所的工艺条件确定出新的设计规则。版图布局布线的原则是要力图节省材料、利于光刻、制版对准方便和工艺步骤简单,本文对布局布线总结了一些规律。在版图中对抑制电路的闩锁效应采取了切实可行... 

【文章页数】：66 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第1章 绪论
    1.1 课题的提出
    1.2 半导体存储器
    1.3 EDA 技术
    1.4 本章小结
第2章 串行8K×8 EEPROM 的组成和工作原理
    2.1 串行8K×8 EEPROM 的总体结构
    2.2 工作模式
    2.3 存储单元
    2.4 EEPROM 外围电路各功能块分析、仿真及改进
    2.5 串行8K×8 EEPROM 的工作原理
    2.6 本章小结
第3章 版图的实现
    3.1 软件介绍
    3.2 版图设计规则
    3.3 单元版图绘制
    3.4 本章小结
第4章 布局布线、抗闩锁效应、DRC 与LVS
    4.1 布局布线规划
    4.2 抑制LATCH－UP 效应的措施
    4.3 DRC 与LVS 操作
    4.4 本章小结
第5章 串行8K×8 EEPROM 的工艺
    5.1 LDD 工艺
    5.2 存储单元中氧化层工艺
    5.3 平坦化工艺
    5.4 本章小结
结论
参考文献
攻读学位期间发表的学术论文
致谢
工程硕士研究生个人简历


【参考文献】：
期刊论文
[1]一种40 ns 16 kb EEPROM的设计与实现[J]. 徐飞,贺祥庆,张莉.  微电子学. 2005(02)
[2]CMOS集成电路的功耗优化和低功耗设计技术[J]. 钟涛,王豪才.  微电子学. 2000(02)
[3]集成电路设计技术进展[J]. 于宗光.  半导体情报. 1998(05)
[4]集成电路设计、验证、测试系统的研究[J]. 林争辉.  上海交通大学学报. 1995(01)
[5]通用集成电路设计规则检查程序及其应用[J]. 胡国元,沈文正.  微电子学与计算机. 1987(07)



本文编号：3733433