兼容DDR3和DDR4存储器标准的接口电路设计

发布时间：2023-03-23 23:37

　　近年来随着集成电路产业不断发展壮大,电子设备更新迭代速度激增,存储器技术的发展也是突飞猛进。在Intel Celeron系列和AMD K6处理器以及相关的主板芯片组被推出后,扩展数据输出内存(Extended Data Out Dynamic Random Access Memory,EDO DRAM)性能无法与处理器匹配,处理器需要更高标准的内存来满足其需求,由此存储器技术进入同步动态随机存取内存(Synchronous Dynamic Random Access Memory,SDRAM)阶段。随着存储器技术水平的不断提高,对其内存接口的要求也越来越高,需要设计出与其功能匹配、性能更优的双倍速率(Double Data Rate,DDR)内存接口电路。本文设计了一款兼容DDR3和DDR4存储器标准的接口电路。首先概括了存储器以及存储器接口的发展史,阐述了国内外对于接口电路的研究现状;其次介绍了接口电路基本理论,对文中用到的DDR3接口标准,短截线串联端接逻辑(Stub Series Termination Logic,SSTL)和DDR4接口标准,“伪开漏”(Pseudo Open...

【文章页数】：83 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
引言
    0.1 DDR SDRAM接口概述
    0.2 DDR SDRAM接口国内外研究现状
    0.3 论文组织结构
第1章 DDR存储器基本理论
    1.1 DDR SDRAM简介
    1.2 接口电路信号传输和噪声分析
第2章 SSTL接口电路标准与POD接口电路标准
    2.1 SSTL接口电路标准
    2.2 POD12 电平标准
    2.3 ODT阻抗匹配技术
    2.4 OCD阻抗匹配技术
第3章 支持兼容DDR3和DDR4 接口标准的高精度输出阻抗/片内终端阻抗匹配校准技术
    3.1 阻抗校准方案设计
        3.1.1 ODT阻抗校准
        3.1.2 输出阻抗校准
    3.2 基准电压产生电路
    3.3 ZQ校准模块获取校准码的仿真
        3.3.1 DDR3 模式
        3.3.2 DDR4 模式
    3.4 总结
第4章 输入I/O电路设计
    4.1 输入接收器电路设计
        4.1.1 DDR3 输入接收器
        4.1.2 DDR4 输入接收器
    4.2 ODT电路设计
    4.3 输入I/O电路仿真
        4.3.1 DDR3 模式
        4.3.2 DDR4 模式
    4.4 总结
第5章 输出I/O电路设计
    5.1 电平转换电路
        5.1.1 占空比调节电路
        5.1.2 快速响应电路
    5.2 输出缓冲器
    5.3 输出阻抗匹配
    5.4 输出I/O电路仿真
        5.4.1 DDR3 模式
        5.4.2 DDR4 模式
    5.5 总结
第6章 总结与展望
    6.1 结论
    6.2 进一步工作的方向
致谢
参考文献
攻读学位期间发表的学术论文及参加科研情况



本文编号：3768985