PXI示波器DDR SDRAM控制器的设计

发布时间：2023-04-01 20:59

　　存储器的性能在很多数字化系统中占据着重要的地位,是决定系统性能的关键之一。DDR SDRAM具有容量大、读写速度快、运行稳定性强、技术成熟以及高性价比等优点,得到了广泛的应用。因而对DDR SDRAM存储控制器的研究具有重要的意义。 本文研究设计的DDR SDRAM控制器主要应用于PXI高速虚拟数字示波器。由于该示波器对数据的存取速度有着很高的要求,读写速度要求达到2Gbyte/s。虽然DDR SDRAM可以进行高速数据的读写,但是由于本身时序及控制操作的复杂性,要想达到2Gbyte/s的读写速度,就对控制器的设计提出了更高的要求。传统的DDR SDRAM控制器一般采用MCU,DSP实现,由于它们本身集成的资源有限,对于设计复杂的数字系统,实现高速存储就会很困难。为了达到2Gbyte/s的读写速度,本文提出了新的控制器设计思想,即用FPGA对DDR SDRAM的四个BANK进行循环控制,同一时刻保证会有一个BANK是在存取数据,通过对四片DDR SDRAM同时进行如上操作,进而达到2Gbyte/s的数据读写速率。 本文主要进行了如下工作,首先对DDR SDRAM控制器设计的基本理论和关...

【文章页数】：61 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章 绪论
    1.1 引言
    1.2 内存的发展历史
    1.3 DDR SDRAM 存储控制器国内外研究现状
    1.4 课题研究的意义及应用背景
    1.5 本文主要研究内容
第2章 PXI 示波器DDR SDRAM 控制器设计基础
    2.1 虚拟示波器
        2.1.1 虚拟仪器发展现状及介绍
        2.1.2 虚拟示波器的技术指标
    2.2 DDR SDRAM 研究
        2.2.1 DDR SDRAM 的基本特点
        2.2.2 DDR SDRAM 的基本操作
    2.3 FPGA 及VHDL 语言
        2.3.1 FPGA 的基本组成
        2.3.2 FPGA 设计的基本流程
        2.3.3 硬件描述语言VHDL 的特点及基本结构
        2.3.4 硬件描述语言的设计思想
    2.4 本章小结
第3章 DDR SDRAM 控制器关键技术及硬件实现
    3.1 引言
    3.2 DDR SDRAM 命令控制
    3.3 时钟控制
        3.3.1 DDR SDRAM 时钟控制
        3.3.2 DDR SDRAM 控制器时钟控制
    3.4 刷新控制
        3.4.1 DDR SDRAM 内部刷新电路
        3.4.2 DDR SDRAM 控制器刷新控制
    3.5 DDR SDRAM 控制器外围硬件电路设计
        3.5.1 控制器数据输入电路设计
        3.5.2 控制器时钟输入电路设计
        3.5.3 控制器电源电路设计
    3.6 DDR SDRAM 电路布局布线设计
        3.6.1 DDR SDRAM 印制电路板叠层设计
        3.6.2 DDR SDRAM 信号分组布线
    3.7 本章小结
第4章 DDR SDRAM 控制器设计
    4.1 DDR SDRAM 控制器设计框图
    4.2 DDR SDRAM 控制器命令接口
    4.3 DDR SDRAM 控制器模块化设计
        4.3.1 控制接口模块
        4.3.2 数据通道模块
        4.3.3 命令模块
    4.4 DDR SDRAM 控制器状态转换机设计实现
        4.4.1 初始化状态机实现
        4.4.2 连续读写状态机实现
    4.5 本章小结
第5章 DDR SDRAM 控制器硬件电路仿真验证
    5.1 引言
    5.2 开发及验证工具
        5.2.1 QuartusII 开发平台简介
        5.2.2 功能及时序仿真及SignalTapII 逻辑仿真器
        5.2.3 硬件平台下载配置设置
    5.3 仿真硬件平台
    5.4 仿真结果及分析
    5.5 本章小结
结论
参考文献
致谢



本文编号：3777854