面向高性能帧内预测应用的专用可配置处理器设计与实现
发布时间:2023-04-02 21:20
本文应用的基于传输触发体系架构(Transport Triggered Architecture, TTA)的ASIP设计方法具有简单性、灵活性、可编程性、模块化、自动化的特点,有效地克服了当前专用处理器和微处理器局限性,能够快速设计出满足特定应用的高性能嵌入式微处理器。 传输触发体系架构优点在于总线互连方式由简单直接的连接点取代了传统冗杂的旁路路径,寄存器不再作为数据通路的中间级而是看成特殊的功能单元,进而实现低功耗;传输触发体系指令特点是以Hybrid流水线方式多触发,进而最大化功能单元的并行性。 本文根据传输触发体系架构的特点,针对视频领域的H.264帧内预测以及整数离散余弦变换以Move Framework为开发工具平台进行处理器设计,其中包括配置系统体系架构、挖掘操作并行性和数据传输级并行性、优化资源、优化互联,最终在运行周期、面积与功耗中达到了一个权衡。 本文按照自底向上和自顶向下的设计方法学分别实现帧内预测处理器和带有功能单元的复合处理器。实验表明,经过设计优化后的处理器较之初始的处理器,在不影响运行时间的情况下,减小的面积和功耗均在50%以上;并且较之通用处理器TMS3...
【文章页数】:74 页
【学位级别】:硕士
【文章目录】:
摘要
ABSTRACT
第一章 绪论
1.1 处理器设计背景
1.2 H.264/AVC 应用背景
1.3 研究意义和主要工作
1.4 本文主要内容的组织和安排
第二章 传输触发体系和Move Framework
2.1 传输触发体系
2.1.1 传输触发体系结构
2.1.2 TTA 的硬件特点
2.1.3 TTA 的软件特点
2.2 Move Framework
2.2.1 Move 软件子系统
2.2.2 系统优化
2.2.3 Move 硬件子系统
2.3 TTA 的设计
2.3.1 TTA 的设计流程
2.3.2 专用处理单元设计
2.4 本章小结
第三章 H.264 帧内预测算法
3.1 H.264 标准介绍
3.2 H.264 编解码
3.3 H.264 帧内预测算法
3.3.1 Intra 8x8 色度块的四种预测模式
3.3.2 Intra 8x8 亮度块的九种预测模式
3.3.3 H.264 帧内预测模式选择算法
3.4 H.264 的整数离散余弦算法
3.5 本章小结
第四章 H.264 帧内预测算法在 TTA 下的实现
4.1 验证平台
4.2 C 模型的建立
4.2.1 帧内预测的处理器C 模型建立
4.2.2 带有功能单元的复合处理器C 模型
4.3 处理器设计流程
4.3.1 自底向上设计
4.3.2 自顶向下设计
4.4 TTA 的软件设计
4.4.1 顺序代码
4.4.2 系统体系架构
4.4.3 并行代码
4.4.4 系统优化
4.5 TTA 的硬件设计
4.6 加减法专用单元
4.7 本章小结
第五章 处理器性能评估
5.1 帧内预测处理器性能分析
5.1.1 性能参数
5.1.2 资源优化
5.1.3 互联优化
5.1.4 处理器性能对比
5.2 带有专用功能单元的复合处理器
5.3 与其他处理器比较
5.4 本章小结
第六章 结束语
6.1 主要工作与创新点
6.2 后续研究工作
参考文献
附录 C模型
致谢
攻读硕士学位期间已发表或录用的论文
本文编号:3779977
【文章页数】:74 页
【学位级别】:硕士
【文章目录】:
摘要
ABSTRACT
第一章 绪论
1.1 处理器设计背景
1.2 H.264/AVC 应用背景
1.3 研究意义和主要工作
1.4 本文主要内容的组织和安排
第二章 传输触发体系和Move Framework
2.1 传输触发体系
2.1.1 传输触发体系结构
2.1.2 TTA 的硬件特点
2.1.3 TTA 的软件特点
2.2 Move Framework
2.2.1 Move 软件子系统
2.2.2 系统优化
2.2.3 Move 硬件子系统
2.3 TTA 的设计
2.3.1 TTA 的设计流程
2.3.2 专用处理单元设计
2.4 本章小结
第三章 H.264 帧内预测算法
3.1 H.264 标准介绍
3.2 H.264 编解码
3.3 H.264 帧内预测算法
3.3.1 Intra 8x8 色度块的四种预测模式
3.3.2 Intra 8x8 亮度块的九种预测模式
3.3.3 H.264 帧内预测模式选择算法
3.4 H.264 的整数离散余弦算法
3.5 本章小结
第四章 H.264 帧内预测算法在 TTA 下的实现
4.1 验证平台
4.2 C 模型的建立
4.2.1 帧内预测的处理器C 模型建立
4.2.2 带有功能单元的复合处理器C 模型
4.3 处理器设计流程
4.3.1 自底向上设计
4.3.2 自顶向下设计
4.4 TTA 的软件设计
4.4.1 顺序代码
4.4.2 系统体系架构
4.4.3 并行代码
4.4.4 系统优化
4.5 TTA 的硬件设计
4.6 加减法专用单元
4.7 本章小结
第五章 处理器性能评估
5.1 帧内预测处理器性能分析
5.1.1 性能参数
5.1.2 资源优化
5.1.3 互联优化
5.1.4 处理器性能对比
5.2 带有专用功能单元的复合处理器
5.3 与其他处理器比较
5.4 本章小结
第六章 结束语
6.1 主要工作与创新点
6.2 后续研究工作
参考文献
附录 C模型
致谢
攻读硕士学位期间已发表或录用的论文
本文编号:3779977
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3779977.html