基于UM-BUS系统的总线测试方案研究

发布时间：2017-05-20 08:21

  本文关键词：基于UM-BUS系统的总线测试方案研究，由笔耕文化传播整理发布。

【摘要】：嵌入式系统作为一种专用的计算机系统,已经广泛应用于军事、航空航天、交通运输和工业控制等领域。针对这些应用场合的嵌入式系统要求其具有较高的可靠性和安全性,可以对故障做出快速反应,使系统恢复到可用状态。目前解决方案普遍采用冗余、容错等措施来实现,然而嵌入式冗余容错系统内部通信数据的可靠性问题同样亟待提高和完善。作为系统内部的信息交换和资源共享通道的总线系统,需要一个完整、有效的测试方案记录和分析总线的工作状态。尤其是当系统或设备出现故障时,亟需获取总线中的数据提供高效、准确地分析依据。 本文依托于国家自然科学基金面上项目“可动态重构的高可靠嵌入式系统总线(UM-BUS)研究”,该项目提出了一种具有故障自愈能力的高速嵌入式计算机内部总线。本文以UM-BUS系统为测试对象,旨在研究一种针对复杂电子系统总线的高效测试方案。为了让测试环境能够充分体现UM-BUS总线在数据传输和故障恢复方面的性能,本文基于该总线的拓扑结构设计了UM-BUS综合电子仿真平台。该平台包含六个总线节点仿真应用场景中的不同终端设备,可以实现数字、模拟和视频数据的实时传输；其主控节点采用SPARC-V8CPU运行VxWorks操作系统控制平台数据的采集和显示。 为了能够高效、准确的记录总线的工作数据,本方案采用将总线监听节点(MT)串接到UM-BUS总线系统中,无过滤监听总线中的通信数据。MT节点可以采集到总线中M-LVDS信号进行解析；由FPGA内的数据处理模块将采集到的数据进行协议分析和数据封装；为了能够适应UM-BUS的不同测试环境需求,经由片内RAM和SDRAM的多级数据缓冲,高速数据可以由PCI-Express或USB3.0接口实时传输到PC,由软件完成数据存储和进一步分析。 本方案将MT连接到UM-BUS综合电子仿真平台中监听总线在仿真环境的实时通信。综合电子仿真平台节点之间的总线采用16条线路并发传输,其单通道传输速率可达到100Mbps,通过注入故障激励可以测试UM-BUS在线路故障状态下的动态重构过程。通过测试当总线上有一条或者多条线路发生故障时,UM-BUS能对总线通路进行重构保障数据在有效线路上进行传输,其有效带宽在16通道时能够达到140.3MB/S,当剩余8条有效通道时,速度可保持74.7MB/S：MT节点能够实时获取总线的工作数据,且该节点接口带宽可以满足测试需求。
【关键词】：总线测试 嵌入式系统 UM-BUS FPGA PCI-Express USB3.0
【学位授予单位】：首都师范大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP336;TP368.1
【目录】：

• 摘要4-5
• Abstract5-11
• 第一章 绪论11-19
• 1.1 课题背景及意义11-12
• 1.2 国内外研究现状12-17
• 1.2.1 国内外总线研究现状12-16
• 1.2.2 国内外总线检测技术研究现状16-17
• 1.3 论文研究内容及组织结构17-19
• 第二章 动态可重构总线UM-BUS19-27
• 2.1 UM-BUS的拓扑结构19
• 2.2 UM-BUS通信协议模型与数据流程19-21
• 2.3 UM-BUS总线协议介绍21-26
• 2.3.1 物理层21-22
• 2.3.2 MAC子层22-23
• 2.3.3 传输子层23-24
• 2.3.4 处理层24-26
• 2.4 本章小结26-27
• 第三章 测试系统总体设计27-35
• 3.1 UM-BUS系统总线测试方案27-28
• 3.1.1 总线数据采集方案28
• 3.1.2 总线数据分析方案28
• 3.2 测试数据格式定义28-29
• 3.2.1 短包数据封装格式29
• 3.2.2 长包数据封装格式29
• 3.3 数据采集模块29-32
• 3.3.1 物理层数据29-30
• 3.3.2 MAC层数据30-31
• 3.3.3 处理层数据31-32
• 3.4 数据缓存处理方案32-33
• 3.5 本章小结33-35
• 第四章 MT节点数据处理方案与实现35-53
• 4.1 MT节点功能划分35
• 4.2 数据采集模块35-42
• 4.2.1 物理层36-38
• 4.2.2 MAC层38-40
• 4.2.3 处理层40-41
• 4.2.4 时间标签41-42
• 4.3 SDRAM控制模块42-43
• 4.4 数据传输模块43-47
• 4.4.1 USB3.0通信模块43-46
• 4.4.2 PCI-E通信模块46-47
• 4.5 软件功能模块47-51
• 4.5.1 实时处理模块48-49
• 4.5.2 查询功能49-51
• 4.6 本章小结51-53
• 第五章 总线测试系统硬件设计与实现53-59
• 5.1 总线监视板卡功能需求53-54
• 5.2 MT节点硬件设计54-56
• 5.2.1 主控和电源设计54-55
• 5.2.2 存储模块设计55
• 5.2.3 接口电路设计55-56
• 5.3 硬件实现与关键信号分析56-58
• 5.4 本章小结58-59
• 第六章 测试系统仿真环境与测试结果59-67
• 6.1 UM-BUS综合电子仿真平台59-63
• 6.1.1 综合电子平台设计架构59-60
• 6.1.2 综合电子仿真平台终端设计60-63
• 6.2 测试结果63-65
• 6.3 本章小结65-67
• 第七章 结论与展望67-69
• 7.1 全文总结67
• 7.2 前景展望67-69
• 在校期间参加科研、发表论文和获奖情况69-71
• 致谢71-73
• 参考文献73-74

【相似文献】

中国硕士学位论文全文数据库 前1条

1 王春亮;基于UM-BUS系统的总线测试方案研究[D];首都师范大学;2014年

  本文关键词：基于UM-BUS系统的总线测试方案研究，，由笔耕文化传播整理发布。

本文编号：381087