基于OMAP5912的捷联式制导计算机设计
发布时间：2023-11-16 19:57
随着制导武器在现代战争中发挥重大作用，小型化、低成本成为捷联惯导系统发展的重要趋势，从而对制导计算机也提出了小型化、低功耗、低成本的要求。论文在目前国内研究的双CPU结构模式的导航计算机的基础上，研究探讨了使用TI公司的OMAP5912双核芯片代替双CPU结构构建捷联式制导计算机的相关工作。 OMAP5912具有ARM926EJ-S和TMS320C55x DSP两个内核。ARM核可以解决多路实时控制和数据采样的速度瓶颈，以及与其他多个外设的通信问题；DSP核的高效率、低功耗可以满足制导计算机对数据处理和功耗的要求。ARM核与DSP核从硬件和系统软件两个方面完美配合，解决双核之间的通讯问题。 在概括双CPU结构特点的基础上，确立了以OMAP双核处理器代替双CPU构建制导计算机的思想；以双核处理器改进双CPU的硬件结构复杂、双核数据交流协议设计复杂，对公共外设资源访问容易产生干涉等弱点。在介绍OMAP5912芯片功能结构后，完成了捷联式制导计算机的总体方案设计。 以OMAP5912芯片为核心，构建捷联式制导计算机的硬件系统，对电源模块、时钟模块、存贮器扩展模块、数据采集模块(主要为A/D电...
【文章页数】：98 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第1章 绪论
1.1 概述
1.2 捷联式制导计算机
1.2.1 制导计算机的组成
1.2.2 捷联式制导计算机的功能
1.2.3 捷联式制导计算机的技术要求
1.3 DSP及OMAP技术简介
1.3.1 DSP技术简介
1.3.2 OMAP技术简介
1.4 国内研究概况
1.5 基于OMAP平台的捷联式制导计算机设计思想
1.6 论文的主要内容
第2章 OMAP5912平台介绍
2.1 ARM简介
2.1.1 ARM的设计思想
2.1.2 ARM的类型
2.2 OMAP5912介绍
2.2.1 OMAP5912的结构特点
2.2.2 ARM内核
2.2.3 DSP内核
2.2.4 存储器接口通信控制器(TC)
2.2.5 系统DMA控制器
2.2.6 时钟和电源管理
2.2.7 外围控制接口模块
2.3 本章小结
第3章 捷联式制导计算机硬件设计
3.1 硬件平台组成及功能
3.1.1 硬件平台组成
3.1.2 硬件平台功能
3.2 时钟模块
3.2.1 32KHz时钟
3.2.2 系统基本时钟
3.3 电源管理模块
3.3.1 电源管理芯片的主要特点
3.3.2 电源管理模块设计
3.4 存贮器扩展
3.4.1 Flash的特点及选择
3.4.2 Flash的扩展设计
3.4.3 SDRAM的特点及选择
3.4.4 SDRAM的扩展设计
3.5 数据采集模块
3.5.1 ADC的主要性能及选择
3.5.2 AD7656
3.5.3 数据采集模块设计
3.6 外围接口
3.6.1 JTAG及Multi-ICE接口
3.6.2 USB接口
3.6.3 RS232串口
3.7 本章小结
第4章 捷联式制导计算机系统软件设计
4.1 软件结构
4.1.1 软件体系结构
4.1.2 MontaVista Linux简介
4.1.3 DSP/BIOS Ⅱ
4.1.4 DSP/BIOS Link
4.2 Bootloader代码移植
4.2.1 Bootloader简介
4.2.2 U-Boot文件结构
4.2.3 U-Boot的移植
4.3 本章小结
第5章 捷联式制导计算机应用软件设计
5.1 概述
5.2 捷联式制导计算机主程序
5.2.1 数据采集存储流程
5.2.2 数据预处理流程
5.3 导航解算程序设计
5.3.1 捷联惯导解算原理
5.3.2 捷联惯导解算流程
5.4 本章小结
结论
参考文献
攻读硕士学位期间发表的论文和取得的科研成果
致谢
本文编号：3864478
【文章页数】：98 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第1章 绪论
1.1 概述
1.2 捷联式制导计算机
1.2.1 制导计算机的组成
1.2.2 捷联式制导计算机的功能
1.2.3 捷联式制导计算机的技术要求
1.3 DSP及OMAP技术简介
1.3.1 DSP技术简介
1.3.2 OMAP技术简介
1.4 国内研究概况
1.5 基于OMAP平台的捷联式制导计算机设计思想
1.6 论文的主要内容
第2章 OMAP5912平台介绍
2.1 ARM简介
2.1.1 ARM的设计思想
2.1.2 ARM的类型
2.2 OMAP5912介绍
2.2.1 OMAP5912的结构特点
2.2.2 ARM内核
2.2.3 DSP内核
2.2.4 存储器接口通信控制器(TC)
2.2.5 系统DMA控制器
2.2.6 时钟和电源管理
2.2.7 外围控制接口模块
2.3 本章小结
第3章 捷联式制导计算机硬件设计
3.1 硬件平台组成及功能
3.1.1 硬件平台组成
3.1.2 硬件平台功能
3.2 时钟模块
3.2.1 32KHz时钟
3.2.2 系统基本时钟
3.3 电源管理模块
3.3.1 电源管理芯片的主要特点
3.3.2 电源管理模块设计
3.4 存贮器扩展
3.4.1 Flash的特点及选择
3.4.2 Flash的扩展设计
3.4.3 SDRAM的特点及选择
3.4.4 SDRAM的扩展设计
3.5 数据采集模块
3.5.1 ADC的主要性能及选择
3.5.2 AD7656
3.5.3 数据采集模块设计
3.6 外围接口
3.6.1 JTAG及Multi-ICE接口
3.6.2 USB接口
3.6.3 RS232串口
3.7 本章小结
第4章 捷联式制导计算机系统软件设计
4.1 软件结构
4.1.1 软件体系结构
4.1.2 MontaVista Linux简介
4.1.3 DSP/BIOS Ⅱ
4.1.4 DSP/BIOS Link
4.2 Bootloader代码移植
4.2.1 Bootloader简介
4.2.2 U-Boot文件结构
4.2.3 U-Boot的移植
4.3 本章小结
第5章 捷联式制导计算机应用软件设计
5.1 概述
5.2 捷联式制导计算机主程序
5.2.1 数据采集存储流程
5.2.2 数据预处理流程
5.3 导航解算程序设计
5.3.1 捷联惯导解算原理
5.3.2 捷联惯导解算流程
5.4 本章小结
结论
参考文献
攻读硕士学位期间发表的论文和取得的科研成果
致谢
本文编号：3864478
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3864478.html
