基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计

发布时间：2024-03-06 03:32

　　随着大规模集成电路、FPGA(Field Programmable Gate Array)、嵌入式系统的不断发展,逻辑分析仪作为数据域测试仪器中最有用、最有代表性的一种仪器,在现代电路系统设计与测试中得到了广泛的应用。本文重点阐述了应用FPGA芯片实现的“基于NiosⅡ的嵌入式逻辑分析仪”的硬件系统设计与调试。 第一章讲述了逻辑分析仪的基本原理,说明了本文所要设计的逻辑分析仪的技术指标。第二章主要介绍了本逻辑分析仪的硬件总体设计和FPGA外部各个功能模块的设计。第三章详细阐述了本逻辑分析仪FPGA中数据采集与存储电路、中央控制模块、触发与存储控制电路、数据查找与比较功能模块的设计方法,给出了仿真结果。第四章介绍了系统调试的方法、调试过程中发现的问题及解决办法。在第五章给出了系统的测试结果。最后一章总结了本逻辑分析仪的特点以及未来的改进方向。

【文章页数】：61 页

【学位级别】：硕士

【部分图文】：

图1.1逻辑分析仪的基本结构

基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计21.2逻辑分析仪的基本原理与技术指标逻辑分析仪的基本结构如图1.1所示。逻辑分析仪主要由数据捕获和数据显示两部分组成。被测数据进入逻辑分析仪后，首先在数据输入部分由内时钟（异步）或外时钟（同步）对其进行采样，并变换为相应的数据....

图2.5中断及旋转方向信号产生原理

基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计8图2.4去抖动电路仿真结果旋钮的两个输出信号经过去抖动后定义为KEY0和KEY1。由这两个信号之间的相位差可以产生对应的旋钮中断信号和旋转方向信号送给CPU进行相应的处理。中断信号KEY_INT及旋转方向信号CW....

图2.8存储电路原理图

基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计控制板中颜色寄存器只有一个字节，所以它只能控制LCD过对于本系统来说，256色也已经足够使用了。2.3数据存储电路析仪是按照触发条件将采集到的数据先存储在内存中，采集并显示的，因而提高逻辑分析仪存储器的容量可以存储更高发现被测系....

图3.3译码电路

基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计20锁存，控制字位数更多时，只需要相应的增加锁存器的个数，并增加CPU发送数据的次数即可。译码电路如图3.3所示，图中有两个带使能端的5-32译码器，由地址信号最高位AD5的高或低控制两个译码器的工作，实现6-64....

本文编号：3920486