基于电路信息的SPM功耗模型研究

发布时间：2024-03-29 22:46

　　随着半导体制造工艺的进步,功耗问题成为嵌入式设计领域一个新的挑战。研究表明片上存储子系统已成为片上系统主要功耗来源。SPM(Scrach-pad Memory)作为一种片上存储器具有面积小、功耗低的优势,被广泛应用在嵌入式系统中。为了准确的反映和评估SPM对系统功耗的影响,对SPM进行功耗建模已经成为嵌入式低功耗研究重点之一。 针对以往门级静态功耗模型不能有效评估SPM静态功耗的问题,本文系统分析了SPM存储阵列、地址解码、列逻辑等子电路在空闲、预充电、读/写阶段泄漏电流产生原理,在晶体管级上提出一种基于模拟的SPM静态功耗模型,评估SPM电路静态功耗。 针对以往平均功耗模型不能反映电路实际功耗随电路输入而改变的特征,对基于SPM部件的低功耗编译优化技术支持不足的问题,本文提出一种反映电路活跃度的SPM动态功耗模型以评估SPM电路动态功耗。模型通过程序执行时SPM的电路输入/输出信息确定各子电路电路活跃度的变化,计算电路翻转电容,评估SPM动态功耗。 为了获得程序执行时SPM的电路输入/输出信息,本文在SimpleScalar的基础上设计了一个模拟SPM访问的性能模拟器。仿真执行时,模...

【文章页数】：60 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 研究背景
    1.2 研究现状
    1.3 存在的问题
    1.4 研究内容
    1.5 研究意义
    1.6 论文组织
第二章 SimpleScalar模拟器介绍
    2.1 SimpleScalar模拟器软件架构
    2.2 SimpleScalar模拟器内核分析
        2.2.1 模拟器主要数据结构
        2.2.2 Out-of-Order模拟器流水线分析
    2.3 本章小结
第三章 SPM静态功耗模型研究
    3.1 SPM电路结构
    3.2 模型分析
    3.3 泄漏电流建模方法
        3.3.1 泄漏电流分类
        3.3.2 存储阵列
        3.3.3 列逻辑电路
        3.3.4 译码电路
    3.4 参数获取
    3.5 本章小结
第四章 SPM动态功耗模型研究
    4.1 模型思想
    4.2 建模方法
        4.2.1 存储阵列
        4.2.2 列逻辑电路
        4.2.3 译码电路
    4.3 基于SimpleScalar的SPM模拟器
        4.3.1 模拟器总体设计
        4.3.2 SPM模块相关定义
        4.3.3 程序装载
        4.3.4 取指译码和模拟执行
    4.4 模型参数
    4.5 本章小结
第五章 实验结果与分析
    5.1 实验流程
    5.2 静态功耗分析验证
    5.3 动态功耗分析验证
    5.4 本章小结
第六章 总结和展望
    6.1 工作总结
    6.2 工作展望
参考文献
致谢
攻读学位期间主要的研究成果



本文编号：3941417