一种FPGA嵌入式块RAM设计

发布时间：2024-04-16 19:23

　　随着现场可编程门阵列(FPGA)门数的急剧增长,嵌入式存储器成为了电路内部不可或缺的一部分,内嵌存储器必须满足几个特性: 灵活性,数据位宽和深度可自行配置; 与FPGA电路的兼容性,满足FPGA布线设计原则; 同步设计思想,这是大规模FPGA电路的必然需求; 可测性设计,可采用DFT或内建自测试BIST。 本文将存储器的设计与FPGA布局思想有机结合起来,不同于一般的单片存储器,它是一种系统的应用,与系统相兼容,文中着重介绍了以下几点: 1.电路不同位宽的可配置实现方法; 2. FPGA初始化过程中对存储器初始化的电路实现; 3.单端存储器实现FIFO功能的FPGA实现; 4.内建自测试电路的加入。 该电路可以配置为2K×1b,1K×2b,512×4b,256×8b四种工作模式。虽然为单端存储器,但在该FPGA体系结构中,可实现FIFO存储器功能。为了更大化利用RAM资源,整体电路支持对该嵌入式存储器初始化写入,这样就能实现大规模查找表、乘法器、移位寄存器等复杂函数。嵌入式存储器的测试相对来说较复杂,为了减少测试人员的负担和提高测试效率,电路采用BIST设计方案,满足边界扫描标准,实现...

【文章页数】：67 页

【学位级别】：硕士

【部分图文】：

图2-1FPGA整体结构

第二章FPGA电路结构该FPGA电路主要包含两大块：可配置资源和配置电路。配置电路包括配置控制电路、配置数据存储单元（SRAM）、布线开关、JTAG电路等。可配置资源包括可编程逻辑阵列块（LAB），可配置内嵌存储阵列块（EAB）和可编程输入输出单元（IOE）。电路布局如....

图2-2LAB结构图

现中等规模的块逻辑如8-bit计数器、地址解码器、或状态机。组合还可以实现更大规模的逻辑块，见图2-2所示。LE是该FPG单元，每个LE包含一个四输入查找表（LUT），它是个函数发算四输入函数，如图2-3所示。每个LE还包括一个可编程触发级联链（用来实现进....

图2-3LE结构图

以连接邻近的LE。进位链可支持高速的计数器和加法器，时实现多输入函数。进位链与级联链连接着每个LAB中的有LAB。图2-2LAB结构图

图2-4IOE结构图

个通用输入/输出引脚都对应一个IOE。每个IOE包含一个双向可作为输入输出的寄存器以及JTAG电路。通过对输入、输出入缓冲、输出缓冲各种配置的组合，芯片端口可以实现极为丰用户使用中可能出现的各种类型和功能端口的需求。IOE的时钟、时钟使能、清除和输出使能控制均由被称....

本文编号：3956573