高性能128位浮点乘加部件优化设计技术研究

发布时间：2024-04-18 20:49

　　浮点乘加部件(Fused Multiply-Add, FMA)是高性能微处理器中的核心运算部件之一,它的速度与功耗对整个微处理器性能具有很大的影响。随着应用技术对高精度运算的要求不断增加,研究高精度FMA的算法和设计优化技术,实现高性能高精度的浮点乘加部件具有广泛的应用价值和重要的现实意义。 本文在分析现有128位浮点乘加部件的基础上,提出了一种优化的全流水的128位浮点乘加部件体系结构,该结构采用10级平衡流水线,在系统算法、RTL编码和逻辑实现结构等多个层次进行设计和优化,使浮点乘加部件的性能大幅提升。 本文的研究工作和成果主要包括以下几点: 1.系统地研究了浮点乘加部件的算法和结构,定量分析了部分关键路径的延迟,并重新进行了流水线的划分,得出了各站间组合逻辑延迟较为均匀的流水线结构,其中最长路径和最短路径相差约10%。 2.利用分块和并行化设计思想,对关键路径上的乘法器、加法器、对阶移位器和前导零预测等模块进行优化设计,提高数据通路执行的并行性。重点研究了前导零预测模块的相关算法和设计,改进了该算法超宽位编码树的结构,使改进后面积减小了30%。 3.基于双通路加法器的结构研究了双...

【文章页数】：72 页

【学位级别】：硕士

【部分图文】：

图1.2传统浮点乘加部件结构框图

1.3国内外相关研究浮点乘加结构乘加部件FMA(fusedmultiply-add)的是成功的运用在IBMRISCSystem/6000系浮点性能提高的主要原因，其设计结构也响深远。RISCSystem/6000系统中只有一3,4]。虽然处理器核心是32....

图1.3低延迟浮点乘加结构

方式对结果进行舍入操作，得到乘加操作规格的浮点乘加部件缺点是求和时位宽高、舍入理器有IBM公司的power3[10]、PowerPC浮点乘加结构合乘加FMA的基础上，T.Lang提出了低延规格化移位提前到加法之前执行。目前大多]，本文中浮点乘加部件的优化设计也是基于....

图1.4128位浮点乘加流水线体系结构

则产生无穷的例外。第二站：并行完成B×C和A的移位对齐。使用分块乘法计算B×进位保存形式输出。符号位进行判断，若是等效减法（Sa⊕Sb⊕取补，A先求反，末尾加1在3:2CSA中完成。

图2.2参考设计流水线分析

对原来设计中的各站主要模块进行综合，确定出原设计中流迟，如表2.1所示：由于128位乘加部件运算位宽高，导致乘格化等主要模块的逻辑级数很大，相应的延迟也很大，要得必须设法将这些模块分级实现。表2.1原设计关键路径延迟子模块Aear(um2)CellsTime....

本文编号：3957724