支持ONFI和Toggle模式的NAND Flash控制器设计

发布时间：2017-07-31 03:19

  本文关键词：支持ONFI和Toggle模式的NAND Flash控制器设计

  更多相关文章： ONFI Toggle 源同步 PHY 时序分析

【摘要】：随着智能手机、平板电脑、固态硬盘等产品市场的扩大，对快速大容量存储器的需求日益增长。NAND Flash作为一种非易失性存储器，具有存储密度高、编程擦除速度快、成本低、寿命高等特点，成为存储芯片的主流。NAND Flash控制器的研究具有重要的价值，它负责完成NAND Flash存储器与外部设备之间的数据传输。控制器设计的好坏影响到整个存储系统的性能。 与一般控制器不同的是，本文设计的NAND Flash控制器，既支持ONFI1.0~2.2的异步与源同步接口，又支持Toggle DDR1.0接口。控制器内部有专门的物理层电路来产生高速DDR接口时序，发挥出NAND Flash的最大传输速度。 结合SoC开发的需求，所设计的NAND Flash控制器是采用AHB接口，目前最主流的片上系统总线。内置DMA模块进行数据传输引擎，主动从外部搬运数据，无需CPU干扰，进一步加快了数据传输。 由于NAND Flash存储过程中出现比特位反转，控制器内增加了ECC校验功能，，来进行错误检测与纠正。ECC模块采用IP核，基于BCH算法，能够实现1K字节数据中纠正32位随机错误。 最后，对NAND Flash控制器进行功能仿真，仿真结果表明所设计的NANDFlash控制器能够完成对NAND Flash的各种存取操作，接口时序满足ONFI与Toggle的标准要求。然后采用SMIC0.13标准工艺库进行逻辑综合、布局布线，在SynopsysPrimeTime下进行静态时序分析与优化，修复了建立与保持时间的违例。
【关键词】：ONFI Toggle 源同步 PHY 时序分析
【学位授予单位】：华中科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要4-5
• ABSTRACT5-9
• 1 绪论9-15
• 1.1 ONFI 与 Toggle 标准9-10
• 1.2 NAND 与 NOR 闪存10-11
• 1.3 SLC&MCL NAND Flash11-12
• 1.4 选题目的及意义12-13
• 1.5 论文组织结构13-15
• 2 NAND Flash 存储器15-23
• 2.1 NAND Flash 结构特点15-17
• 2.2 NAND Flash 三种接口17-20
• 2.3 NAND Flash 操作时序20-22
• 2.4 本章小结22-23
• 3 NAND Flash 控制器设计23-44
• 3.1 控制器的结构23-25
• 3.2 控制器的接口25-27
• 3.3 DMA 模块27-29
• 3.4 DATAFIFO29-31
• 3.5 主控逻辑模块31-36
• 3.6 ECC 模块36-43
• 3.7 本章小结43-44
• 4 NAND Flash PHY 设计44-50
• 4.1 PHY 结构44-45
• 4.2 DLL45
• 4.3 PHY 写通道45-46
• 4.4 DQS 门控46-47
• 4.5 PHY 读通道47-48
• 4.6 地址与控制逻辑48-49
• 4.7 本章小结49-50
• 5 功能仿真与时序分析50-59
• 5.1 验证平台50-51
• 5.2 功能仿真51-53
• 5.3 逻辑综合53-54
• 5.4 静态时序分析54-56
• 5.5 时序优化56-58
• 5.6 本章小结58-59
• 6 总结与展望59-61
• 6.1 全文总结59-60
• 6.2 研究展望60-61
• 致谢61-62
• 参考文献62-66
• 附录 作者在攻读硕士学位期间发表的论文66

【参考文献】

中国期刊全文数据库 前10条

1 李袁鑫;沈海斌;;支持ONFI同步模式的NAND Flash控制器设计[J];电子技术;2011年03期

2 时岩;;基于AHB的DMA控制器的设计[J];微计算机信息;2010年23期

3 李璐;周海燕;;一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计[J];现代电子技术;2009年07期

4 张华高;陈岚;;DDR源同步接口的设计与时序约束方法[J];计算机工程与设计;2008年07期

5 任敏华;张伟;徐国强;;数字延迟锁定环设计技术研究[J];计算机工程;2007年17期

6 谢琅;杨艳;;基于AMBA总线的DMA控制器IP核设计与分析[J];计算机应用研究;2006年12期

7 薛杰;戎蒙恬;刘文江;;一种可配置Nand-Flash控制器的设计[J];信息技术;2006年11期

8 谈晓婷;付宇卓;谢凯年;;SoC静态时序分析中时序约束策略的研究及实例[J];微电子学与计算机;2006年04期

9 吴健军;初建朋;赖宗声;;基于FPGA的DDR SDRAM控制器的实现[J];微计算机信息;2006年02期

10 史昕蕾,杨军,陆生礼;嵌入式SoC中的DMA控制器的设计与优化[J];电子工程师;2004年01期

中国硕士学位论文全文数据库 前5条

1 陈宗正;NAND Flash控制器中BCH编译码器的设计与硬件实现[D];华中科技大学;2012年

2 陈仁钢;面向固态存储的BCH-ECC的算法研究与硬件设计[D];重庆大学;2012年

3 李兴龙;固态硬盘闪存控制设计与实现[D];华中科技大学;2009年

4 万轶;高性能DDR3存储控制器的研究与实现[D];国防科学技术大学;2008年

5 方霖;DVB-S2中BCH码编译码器设计与实现[D];国防科学技术大学;2007年

本文编号：597272