高性能DSP内核二级Cache的时序优化

发布时间：2017-08-11 14:21

  本文关键词：高性能DSP内核二级Cache的时序优化

  更多相关文章： 物理设计 时序优化 时钟偏差 电路设计 脉冲触发器

【摘要】：YHFT-XX是一款由国防科技大学自主研发的高性能八核DSP(Digital Signal Processor)芯片,其内核的性能要求是在Worst Corner下获得1GHz的高频设计目标。作为整个内核的缓存存储中心,二级Cache占一个内核总面积的一半左右,因此该模块的设计将严重影响到整个DSP内核的时序收敛。本文对YHFT-XX DSP内核中的二级Cache模块进行了物理设计时序优化,主要研究工作分为以下三点:1)针对二级Cache中数据存储体部分占用面积较大、SRAM数量较多的特点,对该部分进行固化设计。数据存储体的固化过程,分别从三个方面着手:第一是在布局方面,调整数据存储体的布局结构,对矩形和侧凹形布局方案进行对比。实验结果表明,侧凹形的布局方案在布线资源的分配和关键路径的优化方面具有较高的优越性。第二是对时钟树设计,对比了自动时钟树综合、手动时钟树设计和多时钟源设计三种时钟树结构。分析结果表明多时钟源设计方法,时钟结构最简单、占用的布线资源最少,且能平衡宏模块建立时间和保持时间之间的关系。第三是寄存器组的替换。根据数据输出规整化的特点,用16位位宽的脉冲触发器代替16位位宽的寄存器组,利用负的建立时间使内部reg2reg路径时序优化了12.2%,reg2out的绝对路径延时缩短了40ps,并使总功耗优化了12%。2)针对二级Cache控制器中存在大量寄存器(寄存器约占标准单元总数的20%)的特点,对行为级代码的流水结构进行分析。根据分析结果,对宏模块和大数据位宽的寄存器组进行手动处理,并将部分reg2out的寄存器组向输出端口处拉近。在其内部还存在几组寄存器阵列,根据延时模型采用电路设计的方法获得该部分的网表,并用手动和自动相结合的方式对寄存器阵列进行布局。相比传统的自动时序优化,上述优化方法使关键路径优化了35.6%,总的路径违反数减少了22%。3)针对二级Cache布局布线后仍存在部分时序违反的情况,利用有用时钟偏差继续对时序进行优化。利用TCL语言实现时钟偏差的自动化补偿算法,该算法主要是加大当前关键路径的正时钟偏差(缩小负时钟偏差)。通过对当前关键路径和下一栈的时序进行统计分析,在关键路径的公共时钟路径上插入缓冲器,增加时钟路径的延时。应用结果表明,该算法使关键路径的时序优化了15.8%,违反路径的总条数减少了33.5%。
【关键词】：物理设计 时序优化 时钟偏差 电路设计 脉冲触发器
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332;TP333
【目录】：

• 摘要9-10
• ABSTRACT10-12
• 第一章 绪论12-18
• 1.1 研究背景12-13
• 1.2 国内外相关研究13-15
• 1.3 课题研究内容与意义15-17
• 1.4 本文组织结构17-18
• 第二章 二级Cache数据存储体的固化设计18-38
• 2.1 数据存储体结构18-19
• 2.2 常规设计的布局优化19-23
• 2.2.1 布局规划19-20
• 2.2.2 存储体的布局20-22
• 2.2.3 寄存器的摆放22-23
• 2.3 数据存储体时钟树的设计23-33
• 2.3.1 时钟树综合的自动实现23-25
• 2.3.2 常规手动时钟树的设计实现25-29
• 2.3.3 多时钟源的设计29-31
• 2.3.4 三种时钟树设计结果分析31-33
• 2.4 基于脉冲触发器的设计实现33-37
• 2.4.1 脉冲触发器结构分析33-35
• 2.4.2 带数据选择显式脉冲触发器的实现35-36
• 2.4.3 应用结果对比分析36-37
• 2.5 本章小结37-38
• 第三章 二级Cache控制器流水线的物理级优化38-52
• 3.1 时序优化策略38-39
• 3.2 二级Cache控制器流水结构分析及布局39-42
• 3.2.1 Cache控制器流水结构分析40
• 3.2.2 与L2_databanks相邻的寄存器布局40-41
• 3.2.3 端口处寄存器的放置41-42
• 3.3 寄存器阵列的分析及优化42-50
• 3.3.1 延时模型42-46
• 3.3.2 寄存器阵列的电路设计及优化46-50
• 3.4 优化结果对比50-51
• 3.5 本章小结51-52
• 第四章 二级Cache布线后时钟偏差自动化补偿算法实现52-67
• 4.1 自动有用时钟偏差的实现52-54
• 4.1.1 使用方法52-53
• 4.1.2 实现过程53-54
• 4.2 布线后时钟偏差补偿算法的实现54-63
• 4.2.1 算法的基本思想54-57
• 4.2.2 算法实现57-63
• 4.3 优化结果对比分析63-66
• 4.3.1 算法优化效果对比分析63-65
• 4.3.2 三种方法整体效果对比分析65-66
• 4.4 本章小结66-67
• 第五章 结束语67-69
• 5.1 全文工作总结67-68
• 5.2 工作展望68-69
• 致谢69-71
• 参考文献71-74
• 作者在校期间取得的学术成果74

【相似文献】

中国期刊全文数据库 前10条

1 刘美华,古志民,曹元大;Load Balancing Algorithm for Cache Cluster[J];Journal of Beijing Institute of Technology(English Edition);2003年04期

2 赵学梅,叶以正,李晓明,时锐;一种低功耗高性能的滑动Cache方案[J];计算机研究与发展;2004年11期

3 ;Design and Implementation of Hierarchy Cache Using Pagefile[J];Wuhan University Journal of Natural Sciences;2004年06期

4 VioLin;高容量L2Cache=高性能吗[J];电脑应用文萃;2004年10期

5 VioLin;电脑设备加速之Cache谈[J];电脑应用文萃;2004年11期

6 杜红燕,田兴彦,田新华;一种新颖的软件可控Cache优化方法[J];计算机工程与应用;2005年21期

7 ;A Novel Cache Invalidation Scheme for Mobile Networks[J];Wuhan University Journal of Natural Sciences;2006年02期

8 唐双燕;杨云仙;刘伟;;IA-32CPU Cache的一种特殊应用[J];软件导刊;2006年15期

9 杨君;李曦;仲力;周学海;;一种新型的嵌入式X路组相联cache结构[J];中国科学技术大学学报;2007年02期

10 赵昊翔;;从程序员的角度看Cache[J];程序员;2008年09期

中国重要会议论文全文数据库 前10条

1 所光;杨学军;;双核处理器性能最优的共享Cache划分[A];2008年全国开放式分布与并行计算机学术会议论文集(上册)[C];2008年

2 石文强;倪晓强;金作霖;张民选;;Cache动态插入策略模型研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（B辑）[C];2011年

3 汪腾;杨少军;;一种高效的指令Cache的结构[A];中国声学学会2001年青年学术会议[CYCA'01]论文集[C];2001年

4 ;Application of cache in Data Access Performance Optimization[A];2011年全国电子信息技术与应用学术会议论文集[C];2011年

5 李凡;李建中;何震瀛;;XML数据Cache策略研究[A];第二十二届中国数据库学术会议论文集（技术报告篇）[C];2005年

6 ;Research on WEB Cache Prediction Recommend Mechanism Based on Usage Pattern[A];中国电子学会第十五届信息论学术年会暨第一届全国网络编码学术年会论文集（上册）[C];2008年

7 宋杰;栾影;王广奇;于戈;王大玲;;OR-Cache:一种有效的对象-关系映射模型[A];第二十三届中国数据库学术会议论文集（技术报告篇）[C];2006年

8 张承义;郭维;周宏伟;;Cache漏流功耗的自适应优化:动态容量调整[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（B辑）[C];2011年

9 郑涵;吴英;丁晓东;乐嘉锦;;基于Web的个性化智能Cache库[A];第二十届全国数据库学术会议论文集（技术报告篇）[C];2003年

10 周旋;冯玉才;李碧波;孙小薇;;多服务器DBMS的Cache管理[A];数据库研究与进展95——第十三届全国数据库学术会议论文集[C];1995年

中国重要报纸全文数据库 前10条

1 上海 李超;什么是Cache[N];电脑报;2001年

2 徐春梅;国际品牌进入中国：适应是关键[N];中国经营报;2006年

3 刘昌勇;小缓存里的大学问[N];中国电脑教育报;2004年

4 超频者;K7-650（0015）最新实超报告[N];大众科技报;2000年

5 ;阿萌小辞典[N];电脑报;2004年

6 山东 黄家贞;富有个性的离线浏览器——CacheX[N];电脑报;2001年

7 中国计算机报测试实验室 王炳晨;Duron抵京，Thunderbird争宏[N];中国计算机报;2000年

8 广东 李锋;妙用 Cache 优化 Windows 2000[N];电脑报;2001年

9 岩公;电信网加速不难[N];中国计算机报;2003年

10 北京共创开源软件股份有限公司 董孝峰;共创NC的设计与实现[N];中国计算机报;2004年

中国博士学位论文全文数据库 前10条

1 黄安文;面向延迟优化的多核处理器Cache数据管理机制研究[D];国防科学技术大学;2013年

2 张轶;多核实时操作系统关键技术研究[D];东北大学;2014年

3 郑重;异构众核体系结构Cache功耗和性能优化关键技术研究[D];国防科学技术大学;2014年

4 周宏伟;微处理器中Cache漏流功耗的体系结构级优化技术研究[D];国防科学技术大学;2007年

5 田新华;面向性能优化的压缩cache技术研究[D];国防科学技术大学;2007年

6 陈黎明;嵌入式微处理器中动态可配置Cache结构的研究[D];华中科技大学;2009年

7 付雄;利用程序分析和优化提高Cache性能[D];中国科学技术大学;2007年

8 贾小敏;多核处理器片上Cache访问行为分析与优化机制研究[D];国防科学技术大学;2011年

9 唐轶轩;面向多线程应用的Cache优化策略及并行模拟研究[D];中国科学技术大学;2012年

10 项晓燕;体系结构级Cache功耗优化技术研究[D];浙江大学;2013年

中国硕士学位论文全文数据库 前10条

1 舒晰;支持多媒体计算的可重构Cache研究与设计[D];湖南大学;2008年

2 杨向峰;一种32位DSP cache的设计与验证技术研究[D];江南大学;2008年

3 苏小昆;基于Tournament Caching的低功耗动态可重构Cache研究[D];湖南大学;2009年

4 郝玉艳;嵌入式系统中低功耗Cache的研究与设计[D];湖南大学;2009年

5 潘丽君;动态二进制翻译器中Code Cache管理策略的研究与分析[D];上海交通大学;2009年

6 刘彬;基于路暂停方法的高性能低功耗Cache研究[D];湖南大学;2007年

7 彭方;路预测与可重构Cache的自适应低能耗算法研究[D];湖南大学;2008年

8 胡涛;面向存储器完整性验证的Cache设计[D];华中科技大学;2011年

9 刘清;嵌入式系统中低功耗可重构Cache的研究与设计[D];湖南大学;2012年

10 李冬妮;嵌入式系统中低功耗Cache的重构技术研究[D];湖南大学;2012年

，

本文编号：656583