嵌入式SRAM编译器设计与IP验证

发布时间：2017-08-17 05:03

  本文关键词：嵌入式SRAM编译器设计与IP验证

  更多相关文章： SRAM 编译器 IP Java程序 辅助工具

【摘要】：近年来随着半导体存储器技术的快速发展,静态随机存储器(SRAM)因其速度快的特性被广泛应用于各种高速存取场合。SRAM只需长期提供电源,而无需定期的刷新存储单元,是一种静止存取的内存。在现代处理器架构中,SRAM作为高性能系统中不可或缺的一部分,通常作为多级缓存以弥补处理器与DRAM存取时间的差距。随着嵌入式系统的逐渐发展,SRAM常作为电路的一部分嵌入到SOC芯片中。 传统全定制SRAM设计周期较长,并且人员需求大、开发成本高。在ASIC芯片设计中,存储器的容量根据用户应用的需求有很大的变化。如何正确快速地设计SRAM和产生SRAM IP核已经成为一个难题。然而,SRAM编译器可满足大多数容量可变的构架,是一种单元库设计与自动化程序结合的软件。预先建好的模板和单元库可以简化编译器代码编写和降低生成IP核的复杂性。 本论文基于SRAM电路设计与仿真为SRAM编译器提供的准备文件,开发了一套自动产生SRAM IP核,容量范围为64B-512K的SRAM编译器。该编译器根据仿真数据表、模板和子单元库生成Lib库、CDL和版图等IP核。首先针对28nm工艺的Lib库文件提出一种Detail Power电路的参数提取方案,此方案可分析出不同端口的翻转对SRAM功耗的影响。考虑到长导线电阻电容特性对信号传输的影响,采用π型RC结构建模导线自身的电阻电容和连接器件。根据电路的网表和建模参数,使用Hspice工具仿真出SRAM每个端口的功耗,并开发Lib Viewer工具抓取Lib库数据,以线性图的形式进行数据分析。接着针对CDL和版图提出各自的拼接算法和开发相应的分析处理工具,包括以GUI形式查看CDL并生成树状图的CDL Viewer工具和抓取版图子单元SM选项以实现版图修改和添加Power Ring的GDS Builder工具。最后本文实现了SRAM编译器IP核的验证,以及通过SRAM性能参数(读写余量、关键点电压差等)评估了编译器设计的合理性。目前此SRAM编译器已被成功的移植到180nn、130nm、65nm和40nm工艺节点的SRAM设计中。
【关键词】：SRAM 编译器 IP Java程序 辅助工具
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要3-4
• Abstract4-9
• 第一章 绪论9-16
• 1.1 课题背景及研究现状9-10
• 1.2 半导体存储器的分类10-11
• 1.3 嵌入式SRAM的特点11
• 1.4 嵌入式SRAM编译器的重要性与设计思路11-14
• 1.4.1 SRAM编译器的用户界面展示12-13
• 1.4.2 SRAM编译器的设计架构13-14
• 1.5 本论文研究内容及安排14-16
• 第二章 SRAM电路的设计与实现16-27
• 2.1 存储单元结构设计16-20
• 2.1.1 传统CMOS6管单元16-18
• 2.1.2 改进的CMOS7管单元设计18-19
• 2.1.3 改进的CMOS8管单元设计19-20
• 2.2 译码电路设计20-22
• 2.2.1 多级行译码电路设计20-21
• 2.2.2 列译码电路设计21-22
• 2.3 高速灵敏放大器设计22-24
• 2.4 工作原理分析24-26
• 2.5 本章小结26-27
• 第三章 SRAM电路的仿真与改进27-46
• 3.1 关键路径设计27-28
• 3.2 RC模型的分类28-30
• 3.2.1 全局连线RC模型28-29
• 3.2.2 存储阵列RC模型29-30
• 3.3 信号线的RC模型与负载计算30-34
• 3.3.1 RC模型的计算公式30
• 3.3.2 信号BL的RC模型结构30-31
• 3.3.3 信号PXA的RC模型结构31-33
• 3.3.4 负载的计算33-34
• 3.4 仿真结果分析34-39
• 3.4.1 信号D建立时间和保持时间的定义34-35
• 3.4.2 Lib Viewer工具对信号D的仿真结果分析35-38
• 3.4.3 时序和功耗的仿真结果分析38-39
• 3.5 基于仿真结果的电路改进39-45
• 3.5.1 Detail Power电路设计39-40
• 3.5.2 leakage参数的仿真40-42
• 3.5.3 动态功耗参数的仿真42-45
• 3.6 本章小结45-46
• 第四章 SRAM编译器IP核的生成与分析46-64
• 4.1 CDL文件描述46-48
• 4.1.1 CDL文件结构46-47
• 4.1.2 电路子模块结构47-48
• 4.2 CDL文件的生成48-51
• 4.2.1 CDL拼接方法的提出48-49
• 4.2.2 CDL拼接的实现49-51
• 4.3 CDL Viewer工具的应用展示51-52
• 4.4 版图文件数据流52-54
• 4.4.1 数据流纪录52-54
• 4.4.2 数据流的组成54
• 4.5 版图文件的生成54-59
• 4.5.1 版图拼接方法的提出54-56
• 4.5.2 版图拼接的实现56-59
• 4.5.3 版图的顶层标签59
• 4.6 GDS Builder工具的应用展示59-63
• 4.6.1 SM选项命令60
• 4.6.2 SM选项应用的新思路60-62
• 4.6.3 Power Ring应用的新思路62-63
• 4.7 本章小结63-64
• 第五章 SRAM编译器IP核的验证64-73
• 5.1 Lib库文件验证64-65
• 5.2 版图的验证65-67
• 5.2.1 抽取SPF网表65-66
• 5.2.2 功能验证66-67
• 5.3 IP核的交叉验证67-69
• 5.4 性能参数验证69-72
• 5.5 本章小结72-73
• 第六章 总结与展望73-74
• 参考文献74-78
• 致谢78

【参考文献】

中国期刊全文数据库 前3条

1 于纪波;半导体存储器及发展趋势[J];山西经济管理干部学院学报;2002年02期

2 王春寒;胡建萍;吴红红;;VFD驱动芯片的显示存储器的设计[J];杭州电子科技大学学报;2006年02期

3 陈志强;潘兰芳;吴秀山;吴晓波;;SRAM泄漏功耗分析和估算[J];微电子学与计算机;2010年11期

中国博士学位论文全文数据库 前1条

1 谈恩民;数字电路BIST设计中的优化技术[D];上海交通大学;2007年

，

本文编号：687189