数字减法器电路设计的可信分析

发布时间：2017-08-20 18:26

  本文关键词：数字减法器电路设计的可信分析

  更多相关文章： 输出误差模型 能量消耗模型 几何规划 全减器 延时

【摘要】：集成电路是信息技术产业的核心和基础，是推动国民经济信息化的重要保证。数字减法器电路是构成集成电路的重要基础电路，针对数字减法器电路设计的可信分析与验证是集成电路设计与分析的重要环节。数字减法器电路在工作过程中由于信号传输的影响会产生时间延时，延时使得电路在时钟周期内采样得到的输出结果与理论上电路正确的逻辑输出结果存在误差，从而可能导致整个电路工作异常甚至崩溃。 全减器作为电路基本的单元，是CPU等运算电路的核心，其速度和功耗等方面的性能直接影响到集成电路的整体性能。随着信息技术的不断发展，消费者对低功耗、高性能和高集成度的不断追求，，在电路设计过程中需要考虑越来越多的性能因素，如功耗、可靠性、延时、漏电等。本文主要考虑的是电路设计的可靠性，特别是针对数字减法器电路延时导致的输出误差问题，从形式化的角度对数字减法器电路进行刻画，将电路中离散的信号连续建模，分别建立输出误差模型和能量消耗模型，通过几何规划及凸规划理论对电路的模型形式化分析和可信度量，提高数字减法器电路设计的可信性。
【关键词】：输出误差模型 能量消耗模型 几何规划 全减器 延时
【学位授予单位】：广西民族大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332.21
【目录】：

• 摘要3-4
• ABSTRACT4-7
• 第一章 绪论7-10
• 1.1 本文的研究背景及意义7-8
• 1.2 本文的主要工作及框架结构8-10
• 1.2.1 本文的主要工作8-9
• 1.2.2 本文的框架结构9-10
• 第二章 数字减法器电路10-23
• 2.1 数字减法器电路的基本原理10-16
• 2.1.1 半减器与全减器10-14
• 2.1.2 串行进位减法器14-16
• 2.2 数字减法器电路的性能指标16-18
• 2.2.1 运算速度指标——延时16-17
• 2.2.2 能量消耗指标——功耗17-18
• 2.2.3 可靠性指标——误差18
• 2.3 数字减法器电路的模型18-22
• 2.3.1 数字减法器电路的输出误差模型19-22
• 2.3.2 数字减法器电路的能量消耗模型22
• 2.4 本章小结22-23
• 第三章 几何规划与凸规划23-29
• 3.1 几何规划与凸规划基本理论23-28
• 3.1.1 几何规划基本理论23-26
• 3.1.2 凸规划基本理论26
• 3.1.3 几何规划与凸规划之间的转换关系26-28
• 3.2 本章小结28-29
• 第四章 数字减法器电路的形式化可信分析29-35
• 4.1 基于几何规划与凸规划的减法器可信分析方法29-31
• 4.2 实例分析31-34
• 4.3 本章小结34-35
• 第五章 总结与展望35-36
• 5.1 本文工作总结35
• 5.2 未来工作35-36
• 参考文献36-40
• 致谢40-41
• 攻读硕士期间参与的科研项目41-42
• 攻读硕士期间发表的学术论文42

【参考文献】

中国期刊全文数据库 前10条

1 黄舒怀,蔡敏;超前进位加法器的一种优化设计[J];半导体技术;2004年08期

2 吴珂;甘学温;赵宝瑛;;对加法器CCS进位链的改进[J];北京大学学报(自然科学版);2006年03期

3 陈书开,唐贵平,吴建华;十进制全加器与十进制全减器及乘法器的T门网络设计[J];长沙电力学院学报(自然科学版);2000年04期

4 陈书开;十值“阈”门和T门电路的研究[J];电路与系统学报;2000年01期

5 张嘉琛;蒋剑飞;毛志刚;;基于功能复用的高性能ALU设计[J];信息技术;2010年03期

6 刘杰;易茂祥;;4个加数的并行加法器及扩展接口的研究[J];合肥工业大学学报(自然科学版);2009年11期

7 雷路路;沈继忠;;低功耗CMOS三值四输入全加器设计及其应用[J];浙江大学学报(理学版);2011年03期

8 安印龙,许琪,杨银堂;并行加法器的研究与设计[J];晋中师范高等专科学校学报;2003年04期

9 肖继学;陈光

本文编号：708212