基于双PLB总线DDR2存储控制器的设计与验证

发布时间：2017-08-24 15:28

  本文关键词：基于双PLB总线DDR2存储控制器的设计与验证

  更多相关文章： DDR2存储控制器 CoreConnect总线 双PLB总线接口 验证 覆盖率

【摘要】：随着电子技术的快速发展,电子产业各领域对存储器的需求越来越大,对存储器性能的要求也越来越高。DDR2存储控制器凭借其高效的传输速率、低功耗、可靠和安全等优势成为最佳选择,广泛应用于通用计算机和高端嵌入式系统中。DDR2存储控制器是实现了DDR2内存访问的控制接口,具有复杂的时序和结构。通过对DDR2存储技术和CoreConnect总线的规范和相关技术的学习和研究,为了提高存储器的性能,增加存储的带宽利用,本文提出了一种基于双PLB总线的DDR2存储控制器的设计。本文设计的DDR2存储控制器兼容国际标准,功能全面。其较高的设计难度,为提升自主内存设计提供了一定的积累经验。论文的主要工作集中在DDR2存储控制器及双PLB总线接口等关键模块的设计、功能验证平台的搭建及验证的实施、验证覆盖率的验证等几个方面。本文首先使用硬件描述语言Verilog,遵循先进的自顶向下的设计思想实现对DDR2存储控制器的设计,实现了数据的高速率正确传输,高达333MHz,带宽最高达到5.32GB/sec。然后通过对CoreConnect总线的研究,采用PLB总线设计了双PLB总线接口,将带宽的利用率高到83%,可根据具体应用配置成单PLB接口,提高了应用的灵活性。接着通过对功能验证原理和验证平台结构的学习和研究,搭建了DDR2存储控制器的仿真验证平台,设计编写了平台中的总线功能模型组件和各功能验证测试项,完成了基于总线功能模型的DDR2存储控制器的仿真验证。最后,对设计的功能验证进行覆盖率验证,覆盖率达到90%以上,达到验证要求。本文完成了对DDR2存储控制器的设计,重点对双PLB总线接口进行了研究和设计,提高了存储控制器的性能。通过搭建仿真平台和相应的功能模型,对存储控制器的功能进行了功能验证以及验证覆盖率的验证和分析,保证了设计正确性。最终完整的实现了基于双PLB总线接口的DDR2存储控制器的功能。
【关键词】：DDR2存储控制器 CoreConnect总线 双PLB总线接口 验证 覆盖率
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP333
【目录】：

• 摘要5-6
• ABSTRACT6-12
• 符号对照表12-13
• 缩略语对照表13-17
• 第一章 绪论17-21
• 1.1 研究背景17-18
• 1.2 研究意义及主要工作18-19
• 1.3 本文的研究内容19-21
• 第二章 DDR2 SDRAM控制器及CoreConnect总线21-39
• 2.1 DDR SDRAM技术的发展21-23
• 2.2 DDR2 SDRAM存储器简介23-31
• 2.2.1 DDR2 SDRAM基本结构23-25
• 2.2.2 DDR2 SDRAM基本特征25-26
• 2.2.3 DDR2 SDRAM工作原理26-31
• 2.3 CoreConnect总线31-37
• 2.3.1 PLB总线协议规范33-35
• 2.3.2 OPB总线协议规范35-36
• 2.3.3 DCR总线协议规范36-37
• 2.4 本章小结37-39
• 第三章 DDR2 SDRAM控制器设计39-69
• 3.1 DDR2 SDRAM控制器设计流程39-40
• 3.2 功能概述40-43
• 3.2.1 功能简介40
• 3.2.2 特征描述40-42
• 3.2.3 系统应用42
• 3.2.4 功能框图42-43
• 3.3 DDR2 SDRAM控制器详细设计43-66
• 3.3.1 双PLB从接口43-49
• 3.3.2 PLB从接口模块49-56
• 3.3.3 DCR寄存器配置接口模块56
• 3.3.4 DDR2控制模块56-65
• 3.3.5 时钟复位模块65
• 3.3.6 DDR2 SDRAM写数据通道65-66
• 3.3.7 DDR2 SDRAM读数据通道66
• 3.3.8 DDRL互连模块66
• 3.4 寄存器配置及初始化66-68
• 3.4.1 设备配置66
• 3.4.2 上电复位后的初始化配置66-67
• 3.4.3 初始化配置后再配置67
• 3.4.4 DDR2 SDRAM初始化67-68
• 3.5 本章小结68-69
• 第四章 仿真验证69-99
• 4.1 功能验证介绍69-76
• 4.1.2 IP/模块级验证71-72
• 4.1.3 软硬协同验证72-76
• 4.2 验证流程76-77
• 4.3 验证环境及验证平台77-79
• 4.3.1 验证环境77
• 4.3.2 验证平台搭建77-78
• 4.3.3 验证方法78
• 4.3.4 验证文件结构78-79
• 4.4 功能模型实现79-80
• 4.4.1 PLB功能模型79-80
• 4.4.2 DCR功能模型80
• 4.5 验证方案80-82
• 4.5.1 验证项策划80-81
• 4.5.2 验证步骤81-82
• 4.6 典型验证用例分析82-94
• 4.6.1 寄存器复位验证82-83
• 4.6.2 寄存器读写验证83
• 4.6.3 初始化83-84
• 4.6.4 单拍传输84-86
• 4.6.5 4字line传输86-88
• 4.6.6 双字BURST88-91
• 4.6.7 四字BURST传输91-93
• 4.6.8 大量数据读写对比验证93-94
• 4.7 仿真的覆盖率94-97
• 4.8 本章小结97-99
• 第五章 总结与期望99-101
• 参考文献101-103
• 致谢103-105
• 作者简介105-106

【参考文献】

中国硕士学位论文全文数据库 前1条

1 舒展;DDR2控制器IP的设计与FPGA实现[D];合肥工业大学;2009年

，

本文编号：732079