NAND闪存纠错码架构研究

发布时间：2017-09-26 08:04

  本文关键词：NAND闪存纠错码架构研究

  更多相关文章： NAND闪存 准循环LDPC码 构造法 编码

【摘要】：随着微电子工艺的不断发展,NAND闪存的存储密度大幅度增加导致误码率急剧升高,传统的纠错码架构已经不能满足NAND闪存的纠错需求。LDPC码因其接近香农限的优良性能和低译码复杂度近年来引起人们的大量研究,被广泛认为将会是NAND闪存的下一代纠错码方案。但NAND闪存所具有的误码率高、冗余空间小、数据传输速度快等特点,使得LDPC码在NAND闪存上应用时存在较大的困难,需要进一步研究高码率且性能优良的LDPC码构造法,以及设计低编码时延的高速编码算法。目前研究用于NAND闪存上的LDPC码构造法只考虑四环的消除而不考虑六环的数量和分布,由于高码率带来的密集六环,导致高码率时构造的LDPC码译码性能较低,所需搜索量巨大而且算法成功率不高等问题。基于此,本文先提出了一种优化短环的高码率准循环LDPC码构造法,通过综合考虑四环和六环的数量以及分布,有效消除四环的同时减少六环,所需搜索量大幅度降低且算法成功率为百分之百;接着根据NAND闪存器件参数要求采用该构造法分别构造了QC-LDPC(69615,66897)码、QC-LDPC(34528,32864)码、QC-LDPC(17264,16432)码以及QC-LDPC(8632,8216)码四种不同长度的码应用于NAND闪存上,仿真表明,在AWGN信道下与目前NAND闪存采用的EG-LDPC(69615,66897)码以及文献[31]的QC-LDPC(34520,32794)码相比,本文构造的QC-LDPC码能使NAND闪存的使用寿命至少增加1800次以上。在编码方面,目前的QC-LDPC串行编码算法编码时延很高,无法满足NAND闪存对高数据传输速度要求。本文提出一种基于预判决的8位并行编码算法,解决LDPC码采用串行编码时的高编码时延,输入接口不兼容,消耗逻辑资源多等缺陷,通过仿真验证,本文提出的编码算法编码时延降为原来的1/8且具有较少的硬件开销,所设计的编码器数据传输速度达到319MB/s。
【关键词】：NAND闪存 准循环LDPC码 构造法 编码
【学位授予单位】：华南理工大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 绪论10-18
• 1.1 课题研究背景和意义10-14
• 1.2 NAND闪存纠错技术的研究现状14-16
• 1.3 论文主要工作及结构安排16-18
• 第二章 NAND闪存简介18-25
• 2.1 NAND闪存简介18-24
• 2.1.1 NAND闪存的结构组成18-21
• 2.1.2 NAND闪存的读写误码特性21-22
• 2.1.3 NAND闪存的接口速度22-24
• 2.3 本章小结24-25
• 第三章 适用于NAND闪存的准循环LDPC码构造25-50
• 3.1 LDPC（低密度奇偶校检）码简介25-28
• 3.1.1 LDPC码的基本概念及定义25-27
• 3.1.2 LDPC码构造法27-28
• 3.2 QC-LDPC码简介28-32
• 3.2.1 QC-LDPC码的基本概念28-30
• 3.2.2 QC-LDPC码的短环检测30-32
• 3.3 QC-LDPC码构造法32-35
• 3.3.1 阵列QC-LDPC码32-33
• 3.3.2 SFT-QC-LDPC码和Fossirier码33-34
• 3.3.3 基于搜索的QC-LDPC码34-35
• 3.4 一种优化短环的高码率QC-LDPC码构造法35-44
• 3.4.1 QC-LDPC码的短环数量与码率的关系35-37
• 3.4.2 一种优化短环的高码率QC-LDPC码构造法37-42
• 3.4.3 仿真结果及分析42-44
• 3.5 适用于NAND闪存的准循环LDPC码构造及性能仿真44-49
• 3.5.1 适用于NAND闪存的QC-LDPC码构造44-46
• 3.5.2 适用于NAND闪存的QC-LDPC码性能仿真46-49
• 3.6 本章小结49-50
• 第四章 用于NAND闪存的准循环LDPC码编码器设计50-64
• 4.1 LDPC码的编码原理介绍50-55
• 4.1.1 传统编码算法50-51
• 4.1.2 RU编码算法51-53
• 4.1.3 QC-LDPC的编码算法53-55
• 4.2 构造QC-LDPC码的准循环系统生成矩阵55-57
• 4.3 适用于NAND闪存的QC-LDPC码并行编码器设计57-63
• 4.3.1 改进的QC-LDPC码并行编码算法设计57-61
• 4.3.2 用于NAND闪存的QC-LDPC编码器设计61-62
• 4.3.3 性能及资源分析62-63
• 4.4 本章小结63-64
• 结论64-66
• 参考文献66-70
• 攻读硕士学位期间取得的研究成果70-71
• 致谢71-72
• 附件72

【参考文献】

中国期刊全文数据库 前3条

1 孔令军;赵莹;肖扬;;准循环LDPC码不存在四环的充要条件[J];铁道学报;2009年06期

2 张仲明;许拔;张尔扬;;准循环低密度校验码的快速编码[J];数据采集与处理;2008年S1期

3 肖扬;徐丹;;准循环LDPC好码设计[J];系统工程与电子技术;2009年05期

，

本文编号：922368