基于SATA接口高速电子存储阵列的设计与实现

发布时间：2017-09-28 14:26

  本文关键词：基于SATA接口高速电子存储阵列的设计与实现

  更多相关文章： SATA控制器 高速存储系统 嵌入式处理器 文件系统 可编程逻辑阵列

【摘要】：随着科学信息产业的发展,对高速射频信号记录的精度要求不断提高,使得信号采集的持续时间增长,采样频率增大。为了使采集的信号可以实时无损的记录下来,研制一种高速大容量的存储设备变得十分必要。为了更好的适应外场测试环境,存储设备不仅要具有高速、海量的特点,同时还应具有脱机运行、便于携带的特点。本文为了解决对高速射频信号存储能力的要求,分析各项具体需求,对存储技术进行深入研究,给出了高速存储阵列的系统架构并在科研项目中予以应用。本存储系统集成在一片Virtex-5系列FPGA中,以其内嵌的硬核Power PC440作为存储阵列的控制核心,以EDK作为系统的开发环境,以8块SATA接口的固态硬盘作为存储介质,通过例化多个并行的SATA控制器,实现了组成形式为RAID0的硬盘阵列存储。论文主要工作如下:1.分析研究SATA2.0协议,并在此基础上,将SATA控制器的物理层、链路层、传输层以及总线接口例化为用户IP核。以FPGA作为开发平台,以Power PC440作为处理器,利用EDK,开发基于嵌入式SATA控制器的存储系统。利用C语言对PPC440处理器编程,不仅实现了SATA协议的命令传输协议同时也实现了对数据存储的控制。并对单SATA控制器的嵌入式存储系统进行读写性能测试,错误个数为0,写速率约为210MB/s,读速率约为275MB/s。2.针对项目的存储需求,在基于单SATA控制器的嵌入式存储系统的基础上,本文提出了高速电子存储阵列架构。本系统在单片FPGA上通过例化8个相同的SATA控制器挂载到系统总线上,并行工作,完成了RAID0级别的硬盘阵列。为了解决采集速率与数据存储速率不匹配的问题,本文设计了高速缓存单元,利用多片DDR2组成缓存阵列交替工作,并利用MPMC对DDR2进行直接的数据读写,将控制信息与数据进行分开传输。为了进一步提高存储带宽,采用了流水线方式的数据分配策略,并设计了数据分配模块对数据进行分配。3.设计了基于PPC440控制的高速缓冲读写控制逻辑。系统工作流程为:写数据时,AD采集的数据通过GTX输入,经过数据分配模块写入多片DDR2,SATA控制器组在PPC440的控制下直接读取DDR2,将数据写入硬盘阵列;回读数据时,SATA控制器组在PPC440的控制下,从硬盘阵列读取数据,通过数据分配模块进行数据的拼接,写入DDR2,并通过GTX上传到上位机。4.设计了自定义文件系统,实现了对硬盘阵列数据的管理。文件系统采用连续存储的方式,分为引导扇区、文件目录以及数据块,并定义了各个分区的数据结构。根据项目的具体需求,本文定义了与上位机进行交互的命令协议并通过RS232协议完成。本文件系统具有写文件、读文件以及删除文件的基本功能,同时,具有高速、简单等特点。5.对高速电子存储阵列进行读写性能测试。使用8块SSD盘组成RAID0硬盘阵列式,系统的写传输速率约为1.6GB/s,读速率约为2.1GB/s,文件系统可正常工作。
【关键词】：SATA控制器 高速存储系统 嵌入式处理器 文件系统 可编程逻辑阵列
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要5-7
• ABSTRACT7-13
• 符号对照表13-14
• 缩略语对照表14-18
• 第一章 绪论18-24
• 1.1 课题的背景和意义18
• 1.2 固态硬盘与电子存储阵列概述18-20
• 1.2.1 固态硬盘概述18-19
• 1.2.2 电子存储阵列技术概述19-20
• 1.3 国内外相关存储技术现状20-21
• 1.4 论文组织安排21-24
• 第二章 SATA协议研究24-38
• 2.1 SATA协议物理层25-27
• 2.2 SATA协议链路层27-30
• 2.3 SATA协议传输层30-32
• 2.4 SATA协议应用层32-36
• 2.5 本章小结36-38
• 第三章 基于嵌入式SATA控制器的存储系统设计38-56
• 3.1 PowerPC440嵌入式处理器38-40
• 3.2 嵌入式系统开发环境40-41
• 3.2.1 嵌入式开发套件40
• 3.2.2 嵌入式系统开发流程40-41
• 3.3 嵌入式SATA控制器的存储系统设计与实现41-53
• 3.3.1 系统模块设计41-43
• 3.3.2 系统硬件平台的搭建43-45
• 3.3.3 系统软件设计45-53
• 3.4 存储系统读写性能测试53-55
• 3.4.1 持续读写性能测试过程54
• 3.4.2 持续读写准确性测试结果54-55
• 3.4.3 持续读写速率测试结果55
• 3.5 本章小结55-56
• 第四章 高速电子存储阵列的设计56-64
• 4.1 需求分析56
• 4.2 高速存储阵列的架构设计56-63
• 4.2.1 高速存储阵列模块设计57-60
• 4.2.2 高速存储阵列工作原理60-63
• 4.3 本章小结63-64
• 第五章 自定义文件系统的设计64-74
• 5.1 自定义文件系统的设计65-66
• 5.2 存储区域的组织结构66-67
• 5.3 数据结构设计67-69
• 5.4 文件系统工作流程69-72
• 5.5 本章小结72-74
• 第六章 高速电子存储阵列测试74-82
• 6.1 存储阵列持续读写准确性测试74-79
• 6.2 存储阵列持续读写速率测试79-80
• 6.3 本章小结80-82
• 第七章 总结与展望82-84
• 7.1 研究结论82
• 7.2 研究展望82-84
• 参考文献84-86
• 致谢86-88
• 作者简介88-89

【参考文献】

中国硕士学位论文全文数据库 前1条

1 董宇;基于FPGA局部动态可重构技术的可靠性系统实现与优化[D];西安电子科技大学;2012年

，

本文编号：936357